セットトップ・ボックスのブロック図 中央が周辺チップ。PLD WORLD 2005で日経マイクロデバイスが撮影した。スライドはNTTエレクトロニクスのデータ。
セットトップ・ボックスのブロック図 中央が周辺チップ。PLD WORLD 2005で日経マイクロデバイスが撮影した。スライドはNTTエレクトロニクスのデータ。
[画像のクリックで拡大表示]

 米Altera Corp.は,NTTエレクトロニクスがセットトップ・ボックスを開発する際に,AlteraのストラクチャードASIC「HardCopy」とソフト・タイプ・プロセサ・コア「Nios」を活用したと発表した(ニュース・リリース同日本語訳)。この事例を日本では,日本アルテラが2005年10月に行ったプライベート・イベント「PLD WORLD 2005」でNTTエレ自身が発表している。

 同セットトップ・ボックスは高解像度のテレビ電話システム向けで,NTTエレが開発したHDTV向けコーデックLSI「SuperENC III」を搭載している。このLSIの周辺チップを開発する際に,Alteraの製品でインプリメントした。周辺チップの機能は,暗号化や画像挿入,ビデオ処理,およびインターネット・プロトコル通信などである。まず最初にAlteraのFPGA「Stratix」で開発した。この際,Alteraのソフト・タイプ・プロセサ・コア「Nios」を利用している。

 NTTエレは,同周辺チップを量産する際に,当初はゲートアレイ化を考えた。しかしNiosの移植や,ゲートアレイへの載せ替えに伴う多大な検証作業量を懸念し,FPGAとの親和性の高いストラクチャードASICのHardCopyを選択した。親和性は期待通りだったようで,StratixからHardCopyへの変更作業は,検証も含めて1.5カ月と短期間で完了したという。今回のニュース・リリースには,NTTエレのマルチメディア事業部の渡邊和文氏のコメントが紹介されている。