PR
4/1朝まで
どなたでも有料記事が読み放題「無料開放デー」開催中!
講演する白神氏
講演する白神氏
[画像のクリックで拡大表示]
講演する吉森氏
講演する吉森氏
[画像のクリックで拡大表示]
Kevin Walsh氏
Kevin Walsh氏
[画像のクリックで拡大表示]

 SoCを短期間で開発するポイントの一つが,IPコアの活用である。日本シノプシスが4月20日に開催した「IPセミナー:Experts on the Road」では,機器メーカー(キヤノン),半導体メーカー(東芝),IPプロバイダ(米Synopsys, Inc.)の3者がそれぞれの立場で,SoCの開発とIPコアの利用に関して講演した。

 プロセス微細化で1チップに集積できる回路規模は上がっている。「10mm×10mmのチップに集積できる回路規模は90nmで2500万ゲート,65nmで5000万ゲートになる。一方64ビットのRISCプロセサ・コアは100万ゲート+キャッシュ・メモリー,DSPのコアは10万ゲート程度,インタフェース回路は5万~20万ゲートできてしまう。すなわち,今やSoCにはいくらでも回路が入る」(東芝の吉森 崇氏,セミコンダクター社 設計技術 技師長)。同氏は,こうした先端チップの開発では,「IPコアを組み合わせて,ささっとSoC設計できるようにすることが非常に重要である」と述べた。

 チップ・ユーザーも,チップに集積できる回路規模が上がることは基本的に歓迎している。現在の電子機器では,そのほとんどの機能がチップに入っているためである。回路規模の増大は,機器の付加価値向上に直結する。ただし,こうした大規模チップの開発では,東芝の吉森氏と同様にキヤノンの白神 愼二氏(プラットフォーム開発本部 SOCデザインセンター SOC第三開発部 部長)もIPコアの活用は欠かせないとした。

 さらに白神氏はIPコアの活用で重要なポイントとして,「『勝つためのIPコア』は自社で開発すること,『負けないためのIPコア』は外部から調達すること」だと述べた。勝つためのIPコアとは,製品の差異化に直結した回路のことで,キヤノンならば,画像処理やデータ転送処理,オンチップ・バスがそれに当たる。一方,負けないためのIPコアとは,機器の相互接続性に直結した回路のことで,標準規格が決まっているインタフェース回路(例えばPCI Expressなど)がそれに当たる。

IPコア同士の接続性に注意

 チップのユーザー/メーカーという視点ではキヤノンと東芝は立場が異なるが,IPコアのユーザーという視点では同じ立場にある。白神氏も吉森氏も,「IPコア同士の接続性が非常に重要」という点では意見が一致する。これに対してSynopsysのKevin Walsh氏(Director of Product Marketing, Solution Group)は次のようにアピールする。

 「当社はインタフェース規格に準拠した,アナログの物理層IPコアとデジタルのリンク層IPコアの両方を揃えている点が強みである。規格に準拠していた物理層とリンク層のコア・プロバイダが異なると,うまくつながらないことが結構ある」(同氏)。現在,SynopsysはPCI ExpressとUSB2.0で,物理層とリンク層の両方のIPコアを用意する。近くシリアルATAでもそうなる。将来はGビット/秒のEthernetやWireless USBでも両方のIPコアを揃えたいと言う。さらに,Kevin Walsh氏は,同社はIPコアの統合を支援するツールとして「coreAssembler」(Tech-On!関連記事)を提供していると説明した。

IPプロバイダとユーザーの関係に変化

 また白神氏も吉森氏も,IPプロバイダとユーザーの関係が今後変わると述べた。例えば白神氏は「これまではSoCの開発を決めてから,使うIPコアを選ぶという手順だった。これだとどうしても場当たり的になり,チップ開発に時間がかかる。今後は,例えば機器メーカー,半導体メーカー(ASICメーカー),IPコア・プロバイダの3者が,機器の研究開発段階から協力し,SoCの設計時にはIPコアがそろっている状況にすべきである」と述べた。吉森氏も,「この3者の関係は変わるべきで,プロセス微細の恩恵を生かすには,すぐに使えるIPコアの整備が重要」だと強調した。