設計が大規模になれば階層的に処理する。こんな当たり前のことが，チップのレイアウト設計ではあまり実行されてこなかった。バジェッティングと呼ばれる，パスのタイミングをブロックに割り付ける作業を人手で処理する際の負荷が大きく，時間短縮という階層処理のメリットが相殺されてしまうためである。今回NECは，回路ブロックの境界を自動的に最適化する技術を開発し，バジェッティングを不要にした。人手で2カ月かかっていたバジェッティングが，3時間の自動最適化処理で代替できるようになる。1日で1000万ゲートのLSIのレイアウト設計が可能になる。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録（無料）
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に！
【春割実施中】日経電子版セットで２カ月無料
日経クロステックからのお薦め
あなたの専門知識や経験を生かして、「日経クロステック」の記事や書籍の企画、取材・執筆・編集を担う編集記者（正社員）にトライしませんか。編集の経験は問いません。コミュニケーション能力が高く、企画力や実行力があり、好奇心旺盛な方を求めています。
