PR

 米Synopsys, Inc.は,同社EPIC Technology Groupの容量抽出ツール「Arcadia」を調整し,実際のチップとの誤差を5%以内に収めたと発表した(リリース文)。 同社のDSA(Direct Silicon Access)サービスの較正手法を使って,誤差を小さくすることに成功したという。0.25μmクラスのLSIにも適用可能になった。同社は,他のレイアウト設計向けツールにもこの較正手法を適用し,誤差を小さくしていくという。

 同較正手法の特徴は,テスト・チップ上にトタンジスタだけではなく配線などの受動素子を作ることだという。約100種類の配線を形成する。テスト・チップの設計データをSynopsys社が作り,GDS?ファイルとして半導体メーカに渡す。このデータからテスト・チップを作成し,製造技術の各種パラメータ(いわゆるテクノロジ・ファイル)を作成する。テクノロジ・ファイルは容量抽出ツールだけではなく,シミュレーション・ツールなど他のツールでも使えるという。