PR

 米Mentor Graphics Corp.は,米CAE Plus, Inc.(ホームページ)と戦略的提携を結び,Mentor社のハードウエア-ソフトウエア協調検証(コシミュレーション・)ツール「Seamless CVE(Co-Verification Environment)」とCAE Plus社のモデル作成ツール「ArchGen」を統合すると発表した(リリース文)。

 Mentor社によれば,今回の提携は,Mentor社と東芝の協力関係強化の一環として行なったという。東芝は,RISC型CPUコア(TX-49など)ベースのシステムLSIを開発するためのツールとして,Seamless CVEをサポートしている。今回,ArchGenが統合されたことで,CPUコアなどのIPコアのC言語モデルがSeamless CVE上で使いやすくなった。

 ArchGenは,対象とするIPコアの機能をグラフィカルに入力することで,C言語やHDL(hardware description language)のモデルを生成する。東芝は,まず,ArchGenのC言語モデル作成機能を使い,TX-49といったIPコアのC言語モデルを作成し,システムLSIの開発者がSeamless CVE上で使えるようにする。ArchGenで作成したモデルはSeamless CVE以外のハードウエア-ソフトウエア協調検証ツールにも対応可能なことから,東芝は,たとえば米Synopsys, Inc.の「Eagle」や米Cadence Design Systems, Inc.の「Affirma HW/SW Verifier」,横河電機の「仮想ICE」でもこのモデルを使えるようにしていくとみられる。