PR

 米Altera Corp.は,同社のCPLD「EFP10K200E」にPLLを加えた「EFP10K200E with PLL」を発売した(リリース文)。EFP10K200Eは20万ゲート規模の回路を実現できる。PLLを搭載することで,「ClockBoost」および「ClockLock」という機能が使えるようになった。ClockLock機能はPLLを使い,クロックの遅延時間とスキューを小さくする。また,ClockBoostはクロックの逓倍を行なう。PLLの混載は,「EFP10K200E」以外の他の「FLEX 10KE」にも拡大していく計画。

 EFP10K200E with PLLの発売に併せて,同社の設計開発システム「MAX+PLUS?」をバージョン9.2にアップ・グレードした(リリース文)。ClockLockやClockBoostを使うには,MAX+PLUS IIの「CLKLOCK」と呼ぶメガファンクションを呼び出しパラメータを指定する。

最近紹介したFPGA・CPLDベンダの設計環境に関するニュース