NECは，書き換え時間が4.6nsと短い動的再構成可能（レコンフギュラブル）なFPGAを試作した（リリース文）。動的再構成とは，システムの動作中にチップのプログラム内容（回路構成）を変更することで，１チップに複数の異なる処理をさせようとするものである。今回，チップに混載したＳＲＡＭにプログラミング情報を格納したことで，書き換え時間の高速化を図った。
動的再構成可能なFPGAは米Xilinx,Inc.などが市販しているが，プログラミング・データはチップの外部から供給する方式が一般的である。いまのところ，動的に再構成する使い方が実際の機器にあまり普及していないため，FPGAメーカとしては一般的な使い方と兼用できるようにしている。
チップ面積35％増で８パターン分のプログラム情報を格納
今回，NECが試作したチップは，動的再構成専用のチップにした場合，どの程度のものが実現できるかを示した。NECによれば，市販のFPGAに比べて，書き換え速度は１万倍以上になったという。SRAMの追加でチップ面積は35％増えたが，８パターン分のプログラミング情報をチップ内部に格納できた。メモリをDRAMに変更すると，SRAMの場合に比べて書き換え時間は約20倍（100ns）になるが，同じチップ面積の増加分で200パターンのプログラミング情報を格納可能になるという。
試作したチップは設計ルール0.25μｍのプロセスで製造した。配線はAl４層で行なう。+2.5V電源。チップの詳細はISSCC'99（ホームページ）で発表する。
ソフトウエア・ツールを開発中
東京のNEC本社で開かれた記者発表で，今回のチップは，Xilinx社のFPGAの基本特許からは逃れられそうもないことを明らかにした。しかし，「今回のチップにはNECが開発した新技術が多数盛り来まれており，Xilinx社とクロス・ライセンス契約に持ち込める」（NEC シリコンシステム研究所 研究統括マネージャー 西谷隆夫氏）という見通しを示した。特許は20件ほど申請しているという。
また，このチップのプログラミング・データを作るためのソフトウエア・ツールを開発中で，１年以内をメドに完成させる予定。NECが開発した動作合成ツール「Cyber」とこの開発中のツールを組み合わせると，C言語で表現した「処理」をこのチップのプログラミング・データに変換できるようになるという。
