PR

 システムLSIの設計期間を従来の約1/2に短縮できるASICの設計環境を富士通が開発し,1999年4月から社内のデザイン・センタ内での運用を開始する。開発した設計環境の名称は「IPSymphony」。運用当初は最小加工線幅が0.35μm,もしくは0.25μmのシステムLSIの設計に利用する。1999年6月には0.18μmのチップの設計にも対応する明確である。これまでの設計環境では,仕様設計からマスク・データの作成まで約1000 万ゲートの規模のチップの場合,約12カ月掛かっていた。これが「IPSymphonyを使うと6カ月に短縮することができる」(富士通)としている

 IPSymphonyの特徴は大きく2点ある。一つは論理合成ツールや自動配置配線ツールbのようなEDAツール間での設計データや遅延データなどのやり取りを,同社が定義した「Common Software Interface:CSI」と呼ぶ形式で行なうことである。これまで,異なるEDAツール・メーカが開発したツール間でデータをやり取りする場合,データ・フォーマットを変換するソフトウエアが必要だった。そして,100万ゲート規模のチップのデータの場合,このソフトウエアを使った変換に2時間程度費やしていた。IPSymphonyではEDAツール・メーカに,あらかじめCSIに準拠したデータを出力する機能を組み込んでもらっている。このためデータ・フォーマットの変換が必要ない。富士通によるとすでにEDAツール・メーカ2社が CSIに対応したツールを開発済みであるという。

 もう一つの特徴は,EDAツールや設計工程の管理ソフトウエアなどの設計環境を富士通のサーバ中におき,設計者は端末上のブラウザを窓口としてネットワークを通じて設計作業を進めることができる点である。設計データを一元的に管理できるようになるため,複数の設計拠点で役割を分担しながら,同一チップを効率よく設計できるようになる。

 詳細は、日経エレクトロニクス4月5日号のNETSレポート欄に掲載予定。