PR

 米HPL, Inc.(ホームページ)は,LSIの製造歩留まりを予測するEDAツール「Yield Projector」を発売した。LSIのマスク・レベル(ポリゴン)のレイアウトと欠陥の分布から,ランダム欠陥が歩留まりに与える影響を算出する。また,同社はメモリ・チップの歩留まりの解析向けに「Memory YIELDirector」などを発売した(リリース文)。