PR

 米Synplicity, Inc.は,PLD向け論理合成ツール「Synplify」を5.1版にバージョン・アップした(リリース文)。具体的な内容としては,まず,サポート可能なチップが増えた。米Altera Corp.の「Flex10K」,米Atmel Corp.の「40K」,米DynaChip Corp.の「DY6000」,米Vantis Corp.(関連記事)の「VF1」に対応可能になった。

 すでにサポート中の米Xilinx, Inc.の「Virtex」に関しては,多ビット回路とカウンタの扱いが改善された。以前のバージョンに比べて,これらの回路を小面積かつ高性能に実現できるようになったという。

制約条件の設定が簡単に

 論理合成の制約条件に関しては,次のような改良が施された。まず,ウイザード形式で制約条件が設定できるようにGUIを改良した。さらに,クロックのヂューティ比を指定できるようになるなど,設定可能な制約条件が増えた。

 米Model Technology, Inc.の論理シミュレータ「ModelSim」との連携動作も可能になった。ModelSimの波計ビューワと,SynplifyのRTLダイアグラムとの間で,クロス・プロービングを可能にした。「Synplify5.1」は即日出荷。