PR

 米Actel Corp.は,フラッシュEEPROMをプログラム素子に使うFPGA「ProASIC 500Kファミリ」を正式に発表した(リリース文)。設計ルール0.25μmのプロセスで作る。開発元は米GateField Corp.で,製造は独Infineon Technologies AGが行なう(EDA Online関連記事)。2入力NANDゲート換算の規模が4万5000ゲート(論理セル数は5376)から41万ゲート(同5万1200)まで7品種ある。各品種とも,論理セルに加えて,2ポートSRAMまたはFIFOに構成できる組み込みメモリ領域(256語×9ビットのブロックを複数個含む)をもつ。

 すでに,10万5000ゲート規模(同1万2800)の品種「A500K130」を特定の顧客にサンプル出荷している。1999年9月には,この品種を含めて,4万5000ゲート規模(同5376)から22万ゲート規模(同2万6880)までの4品種をサンプル出荷する予定。量産出荷は1999年第4四半期。

ゲートアレイの構造に極めて近い

 ProASICアーキテクチャでは,論理セルの規模が小さい。1論理セルで,3入力1出力の論理ゲート,またはリセット付きのDフリップフロップを実現できる。「ルックアップ・テーブル方式の既存FPGAやCPLDと比べて,ゲートアレイの構造に極めて近い。これはゲートアレイと同じ手法でFPGAが設計できることを意味する。たとえば,同じ論理合成ツール,同じIPコアが使える。専用のIPコアは必要ない。」(E. Patrick Ellington氏,Actel社Director of Pan-Asia Sales & Marketing)。また,不揮発性のプログラム素子を使うために,再プログラムが可能な上に消費電力が小さいことも特徴とする。「同じ回路を実現するときの消費電力は,SRAM方式のFPGAやCPLDと比べて1/2~1/3ですむ」(同氏)。

 Actel社は,チップの発売と併せて,開発用EDAツール「ASIC master」も供給する。自動配置配線ツールや専用メモリ領域のプログラミング・ツール,消費電力見積もりツールなどを含む。なお, ProASICの国内販売はトーメン エレクトロニクスが扱う。

[画像のクリックで拡大表示]