PR

 米Silicon Integration Initiative, Inc. (Si2: 設計環境の整備促進を支援する,米国の非営利法人)は,LSI回路ライブラリの遅延時間と消費電力の算出方式「Delay and Power Calculation System(DPCS)」がIEEE標準1481に正式に認定されたと発表した(リリース文)。DPCS(ホームページ)は,Delay Calculation Language (DCL) と DPC Application Procedural Interface (DPC-API), Parasitic Exchange Format (SPEF), Physical Design Exchange Format (PDEF)からなる。

 DPCSの出発点は,DCLである。DCLはLSI回路ライブラリの遅延時間算出式を定義するために,米IBM Corp.が自社のEDAシステム向けに開発したもの。その後,IBM社はDCLの管理をSi2に移行させた。1994年第4四半期に,Si2とIBM社は,DCLをベースに,消費電力の算出方式を含めたDPCSの策定を始めた。

 1995年第1四半期には,策定活動に米Open Verilog International (OVI:Verilog-HDLなどの擁護推進団体)と半導体メーカ11社(富士通,日立製作所,IBM社,松下電器産業,三菱電機,米Motorola, Inc., NEC, 沖電気工業,シャープ,ソニー,東芝),日本電子機械工業会(EIAJ)が加わった。これで,DPCSにEDAツール向けのAPI(DPC-API)を含めるようになった。その後,DPCSに,米Cadence Design Systems, Inc.が開発した寄生容量の記述形式「SPEF」と,米Synopsys, Inc.が開発したフロアプラン記述形式「PDEF」が加わった。

 なお,Si2の下部組織が進める回路ライブラリ標準化プロジェクト「OLA( Open Library API)」(EDA Online関連記事)は,今回のDPCSをもとに,回路ライブラリの機能,タイミング,消費電力などの標準化を進めている。

関連記事