米Chronology Corpは，テストベンチ作成ツール「QuickBench」を「Suite 4.0」にバージョン・アップした（リリース文1）。今回のバージョン・アップで，(1)カバレッジ解析機能，(2)システム・モデル中の同時進行プロセスの調整機能，(3)レイヤ別テストベンチの制御機能などが加わった。QuickBench Suite 4.0は，Windows NTおよび米Hewlett Packard Co.と米Sun Microsystems, Inc.のワークステーション上で稼動する。即日出荷。なお，リリース文1には，ネットワーク・プロセサ・メーカの米Agere, Inc.がQuickBench Suite 4.0の先行ユーザとして紹介されており，同社のSajol Ghoshal氏（vice president of engineering)がコメントを寄せている。
またChronology社は，米Cypress Semiconductor, Inc.がQuickBenchを導入したことを発表している。Cypress社は，同社の設計環境「Block-Based Design Methodology (BBDM)」にQuickBenchを組み込む。リリース文2には，Cypress社のFred Keiser氏（principal design engineer of the Advanced Design Methodology group)がコメントを寄せている。
さらに，Chronology社は米Denali Software Inc.と共同マーケティングおよび共同開発する提携を結んだ（Chronology社リリース文3，Denali社リリース文4）。まず，第１段階として，Denali社のメモリ用シミュレーション・モデル作成ツール「Memory Modeler」と，Chronology社の波形ビューワ「TimingDesigner」および「TimingViewer」（EDA Onlien関連記事）のインタフェースを開発する。これで， Memory Modelerで作成したモデルのタイミング的な振る舞いを「TimingDesigner」および「TimingViewer」で確認できるようにする。第２ステップでは，Memory ModelerとQuickBenchの統合を図る。メモリの検証を含んだテストベンチの開発を容易にすることをねらう。
