PR

 米Integrated Device Technology(IDT), Inc.と米Micron Technology, Inc.は,クロック信号の立ち上がりエッジからデータの出力が始まるまでの時間(いわゆるクロック・アクセス時間)が,サイクル時間に比例するシンクロナスSRAMをそれぞれ発売した(IDT社リリース文1,Micron社リリース文2)。両社が共同開発した「Smart ZBT(Zero Bus Turnaround)」と呼ぶ技術を使う(IDT社リリース文3,Micron社リリース文4)。

 Smart ZBTを利用した動作モードでは,最小クロック・アクセス時間がたとえば,(サイクル時間/3-0.2)nsに定められている。既存の製品ではサイクル時間によらず一定値だった。クロック・アクセス時間がサイクル時間に比例していることで,メモリ・バスのタイミング設計が容易になるという。書き込みと読み出しを繰り返す場合に,メモリ・バス上で書き込みデータと読み出しデータが衝突するといった問題が起きにくくなる。

関連記事