PR

米Intel Corp.のPrincipal Research Scientist, Corporate Technology GroupであるRavi Iyer氏は,「Microprocessor Forum 2007」(米国カリフォルニア州サンノゼ,2007年5月21~23日)で「Re-inventing Multi-Core Cache & Memory」と題した講演を行った(図1)。多数のCPUコアを搭載するマルチコア型マイクロプロセサでは従来とは異なる考え方のキャッシュや主記憶の構成が,処理のスループット向上に必要であるとした。具体的には「数個のCPUコアごとの共有2次キャッシュ」や「DRAMを使った4次キャッシュ」を配置する構成が,80個のCPUコアを集積したマイクロプロセサで有効であるとする見解を示した。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になれば
今なら「綱渡りの楽天携帯」「Road to 6G」など
モバイル・通信関連記事が無料で読み放題!
12月22日まで
モバイル・通信関連のお薦め記事一覧

さらに、有料会員に申し込むとすべての記事が読み放題に!
有料会員と登録会員の違い


日経クロステックからのお薦め

IT/電機/自動車/建設/不動産の編集記者を募集します

IT/電機/自動車/建設/不動産の編集記者を募集します

“特等席”から未来づくりの最前線を追う仕事です

あなたの専門知識や経験を生かして、「日経クロステック」の記事や書籍の企画、取材・執筆・編集を担う編集記者(正社員)にトライしませんか。編集の経験は問いません。コミュニケーション能力が高く、企画力や実行力があり、好奇心旺盛な方を求めています。

詳しい情報を見る

日経BPはエンジニアや企画・営業も募集中