PR

 米Synopsys, Inc.は,論理合成ツール「Design Compiler」群と回路ライブラリ「Liberty」を最新版の「version 99.10」にアップ・グレードした(Design Compilerのリリース文,Libertyのリリース文)。

 まず,Design Compilerは,3月に発表した「Design Compiler 99」(EDA Online関連記事)に比べて,以下の四つの点が改良された。(1)クリチカル・パスの遅延時間が5%~14%改善した。(2)チップ面積が最高20%(平均5~8%)縮小できる。(3)実行(処理)時間が半分になった。(4) 「Automated Chip Synthesis(ACS)」と呼ぶ,大規模回路の分割処理機能を搭載した。ACSは,大規模なチップの入力データを自動分割し,各部分ごとに合成し,最後に自動的に組み合せる。ユーザはACSを使う際に,分割方法を指定することができる。ACS機能は,カナダPlatform Computing Corp.の分散処理ソフトウエア「LSF」と連携することも可能である。

 一方,Libertyの主な改良点は三つ。(1)タイミング情報の任意の関係が定義できるようになった。(2)タイミング情報がより詳細に定義できるようになった。(3)エレクトロマイグレーション解析向けのデータが定義できるようになった。これで,論理合成時(Design Compiler とPower Compiler併用時)に,エレクトロマイグレーションの考慮が可能になったという。リリース文には,この機能を歓迎するコメントをToshiba Semiconductorの Nobuo Fudanuki氏(chief specialist)が寄せている。また,Synopsys社は,回路ライブラリ作成ツール「Library Compiler 」を,Liberty 99.10に対応させた。