PR

 米Altera Corp.は,0.18μm,6層配線の半導体プロセスで作るCPLD「APEX 20KE」ファミリの出荷を始めた(リリース文1)。同ファミリは6万ゲート(システム・ゲート数は16万)から150万ゲート(同250万)の品種からなる。第1弾は,予告通り,40万ゲート(同100万)の「EP20K400E」(EDA Online関連記事)。EP20K400Eは1万6640マクロセル,21万2992ビットのSRAMブロックを備える。

 同社は,CAM(content-addressable memory)とLVDS(low-voltage differential signaling)入出力,PLL(phase locked loop)を混載していることが,今回のファミリの特徴という。これらにより,通信分野の先端製品への適用をねらうとする。具体的には,レイヤ3スイッチ,W-CDMAベースバンド処理回路,ATMセル処理回路などである。

インターネット電話向けIPコアも発売

 さらに,Altera社は,Voice-Over-Internet-Protocol(いわゆるインターネット電話)向けに,エコー・キャンセラのIPコア「Echo Canceller MegaCore function」を発表した(リリース文2)。同社のCPLD「APEX」と「FLEX」向け。このコアは,同社の「MegaWizard Plug-In Manager」を使い,ユーザ側が係数データ幅や後エコー長,チャネル数を入力することで,カスタマイズができる。量産レベルの品質にしたこのコアの出荷は2000年第1四半期の予定。