PR
(c)日経BP社:日経エレクトロニクス1998年8月10日号,p.108より転載
(c)日経BP社:日経エレクトロニクス1998年8月10日号,p.108より転載
[画像のクリックで拡大表示]

 米Synopsys, Inc.は,IPコアをグレー・ボックス化するツール「Model Compiler」のVHDL版「VhMC」を発表した(リリース文1)。グレー・ボックスとは,ブラック・ボックスとホワイト・ボックスの中間の概念で,IPコアの外部端子と内部の一部(レジスタ)などを観察できるようにした論理シミュレーション・モデル。

 外部端子しか観察できない「ブラック・ボックス」と,内部がすべて観察できる「ホワイト・ボックス」の中間の概念である(図参照)。

 グレー・ボックスは,IPコア・プロバイダの知的財産権を守りつつ,IPコア・ユーザの利便性を高めたモデルといえる。

 同社はVerilog-HDLで記述したIPコアをグレー・ボックス化するツール「VMC」とC言語で記述したIPコアをグレー・ボックス化する「C Model Comiler」を提供中だが,今回それにVHDL版を加えた。
 なお,いずれのModel ComilerもHDLやC言語のソース・コードから,オブジェクト・コードへの変換も行なう。生成したモデルは,同社のシミュレーション・モデル・インタフェース「SWIFT」を介して,同インタフェース対応の論理シミュレータで使うことができる。VhMCの出荷は2000年1月の予定。

 さらに,Synopsys社は英ARM, Ltd.と提携し,Model Compiler(VMCおよびVhMC)とARM社の「ModelGen」が連携できるようにする(Synopsys社リリース文2,ARM社リリース文3)。すなわち,VMCおよびVhMCが作成したモデルをModelGenのカーネルに直接インポートが可能になる。これでARMコアと他のIPコアを含むシステムLSIの論理シミュレーションなどが容易になるという。Model CompilerとModelGenを連携させるためのインタフェース・ソフトウエアはModelGen4.0に組み込まれる。ModelGen4.0の出荷は1999年12月の予定。なお,このインタフェース・ソフトを利用するに当たっての追加料金はないという。