ソニー・コンピュータエンタテインメント（SCE）と東芝は，共同開発しているマイクロコントローラの概要を半導体関連の国際会議ISSCCで明らかにする（Kutaragi,K.ほか,"A Microprocessor with a 128b CPU, 10 Floating-Point MACs, 4 Floating-Point Dividers, and an MPEG2 Decoder," ISSCC Digest of Technical Papers, pp.256-257, Feb.，1999.）。
SCEは「将来の家庭におけるエンタテインメント機器への搭載を想定する」としているが，次世代ゲーム機への搭載を計画しているとみられる。このLSI には，2命令の同時発行が可能なスーパースカラ構造を採る250MHz動作のCPUコアと，それぞれ「VU0」，「VU1」，「IPU」と呼ぶ三つのコプロセサを1チップに集積した。
トランジスタ数は合計で1050万個。0.18μmルールで製造し，チップ面積は17×14.1mm2。なお，同社の講演は米国時間で2月16日（火）に予定されている。講演プログラムなどの情報はhttp://www.sscs.org/isscc/で入手できる。
