富士通は，200MHz DDR（double data rate）インタフェースを搭載した64MビットFCRAM（Fast Cycle RAM)２製品を開発し，サンプル出荷を開始した（リリース文1）。入出力インタフェースがSSTL_2の「MB81P643287」と，それがCMOS送信端終端の「MB81N643289」がある。それぞれに，クロック周波数が200MHzと167MHzの品種，および書きこみレイテンシが「１」と「CL-1」の品種をそろえる。ランダム読み出しサイクル時間は30ns。サンプル価格は4200円である。
富士通は，今回のメモリの論理シミュレーション・モデルを米Denali Software, Inc.と共同で開発した（リリース文２）。Denali社のSOMA（Specification of Memory Architecture）言語で記述してある。富士通のホームページからダウンロードできるようにする。リリース文２には，富士通のYoshihiro Takemae氏(general manager of the DRAM Division）がコメントを寄せている。なお，このモデルを利用するには，Denali社からツールを購入する必要がある。
