PR

 米Xilinx,Inc.はチップ内配線の一部にCu配線を採用したFPGA「Virtex-EM」を発売する。全6層構成の配線のうち,上層の2層にCu配線を,それ以外の4層にAl配線を採用している。最上層の配線を電源線や接地線に,2層目の配線をクロック線に用いることで,電圧降下を抑制したり,クロック・スキューを削減したりできる。

 Virtex-EMの配線構造や入出力インタフェースの仕様は,同社の従来製品である「Virtex-E」と同じである。このため,Virtex-Eとして販売しているIP(intellectual property)コアは,そのまま利用できる。ただしVirtex-Eと比べて,チップ内部に備えたブロック・メモリの容量を約3倍に増やしている。これによって,16ポート×16ポートのFIFOを内蔵したクロスバ・スイッチなどを1チップで実現できるようになった。また,ブロック・メモリをライン・メモリとして利用したHDTV向け画像処理回路などもプログラム可能である。

 発売するチップは規模の異なる2種類がある。1万8000個の論理セルと560Kビットのブロック・メモリを集積した「XCV405E」と2万1168個の論理セルと1120Kビットのブロック・メモリを集積した「XCV812E」である。

 サンプル出荷は2000年3月から,量産は2000年4月に開始する。価格は未定である。Xilinx社は,2000年末には,チップ内の配線を全層Cu配線にしたチップの発売も予定している。