PR

 米HDAC, Inc.(ホームページ)は,同社の論理機能検証ツール「Solidify」をversion1.4にバージョン・アップした(リリース文1)。Solidifyは,プロパティ・チェッキング用のフォーマル・ベリファイアの1種である(EDA Online関連記事)。同社は,「既存の市販フォーマル・ ベリファイアと異なるアルゴリズムの採用で,検証時間がはるかに短い」(HDAC社)ため,Solidifyをフォーマル・ ベリファイアではなく,「スタチック機能検証ツール」と呼んでいる。

 今回のバージョン・アップで,たとえば,解析エンジンを改良し,処理速度を向上させた。700プロパティの検証を5分以内で完了したという。また,複数クロックの設計にもSolidifyを適用できるようにした。

 さらに,今回のバージョン・アップで,ゲート・レベル設計をSolidifyが扱えるようにした。従来は,基本的にRTL専用だった。今後は,ゲート・レベルとRTLが混在した回路に適用できる。HDAC社は,ゲート・レベル設計のサポートを機に,米Artisan Components, Inc.の「EDAnet Partner Program」に参画した(リリース文2)。これで,Artisan社,米IBM Corp., 米Synospys, Inc.のゲート・レベル・マクロセルからなるユーザ定義ブロックを,Solidifyが扱えるという。

 バージョン・アップの発表と共に,Solidifyのユーザの紹介も行なった。たとえば,米NVIDIA Corp.と米Lucent Technologies, Inc.のremote access groupが導入したと発表した。いずれも,既存のVerilog-HDL設計環境にSolidifyを統合した。リリース文3にはNVIDIA 社のChris Malachowsky氏(vice-president of Engineering),リリース文4にはLucent 社のSteve Shaffer氏(director, Hardware Engineering)がそれぞれコメントを寄せている。