PR
東京でも報道機関向け発表会があった
東京でも報道機関向け発表会があった
[画像のクリックで拡大表示]
XCV812Eのウエーハ
XCV812Eのウエーハ
[画像のクリックで拡大表示]

 米Xilinx, Inc.は,Cu配線を使ったFPGA「Virtex-EM」のサンプル出荷を始めたと発表した(リリース文1リリース文2)。今回の製品は,同社のFPGA「Viretx-E」ファミリのうち2品種を選び,上層2層をCu配線にすることで高速化し,さらに2ポートSRAMブロックの容量を3倍程度に上げたもの。チップの基本アーキテクチャはViretx-Eと同じである。Virtex-EMファミリ2品種の論理セル数/SRAMブロックの総容量(品番)はそれぞれ,1万800個/560Kビット(XCV405E),2万1168個/1120Kビット(XCV812E)。

 両品種とも「顧客の要望に沿って,企画した」(同社Vice President FPGA Business Development のClay Johnson氏)というだけあって,東京で行なわれた報道機関向け説明会では用途を明確にした。すなわち,小規模のXCV405EはルータなどのスイッチLSIを想定する。たとえば,クロスバ・スイッチを実現したときには,内蔵の大容量SRAMを活用することで,外付けFIFOが不要になる。一方,大規模品種のXCV812Eは,画像処理用LSIを想定する。具体的には,2次元FIRフィルタなど。XCV812Eのサンプル出荷は即日開始,XCV405Eは2000年6月。量産出荷は両品種とも2000年第3四半期。

 Virtex-EMの半導体製造プロセスの設計ルールは,Virtex-Eファミリと同じく0.18μm。配線層数は6で,うち上位2層がCu配線。うち1層はIRドロップ低減をねらい,電源/接地線に割り当てる。もう一方は,スキュー低減のため,クロック配線に用いる。Cu配線が上位2層に限定されているため,マクロセルやIPコアは,Viretx-Eファミリと基本的に同じものが使える。また,フットプリントもVirtex-EMとViretx-Eでは互換性があるが,プログラミング用ビット・ストリームは互換ではない。

 今回のファミリの製造は,台湾UMC Groupが行なう。Xilinx社によれば,歩留まり/価格とも全層Al配線の製品と同等という。今後は全層Cu配線のFPGAも製品化する。ただし,時期については明確な回答を示さなかった。