PR

 米Synplicity, Inc.(ホームページ)は,同社のFPGA/CPLD向け論理合成ツール「Synplify」のオプションとして,「Amplify」を発表した(リリース文)。ユーザが簡単なフロアプランを作成することで,それをもとに論理を調整する。たとえば,駆動能力を稼ぐために回路を2重化したり,レジスタを移動したり,大規模回路を分割する。

 Amplifyの典型的な使い方は以下の通り。まず初期解を作る。すなわち,Synplifyを使って,RTLの設計データをゲート・レベル・データに展開する。それをFPGA/CPLDメーカが用意するレイアウト・ツールで処理する。レイアウト・ツールが作成する,レイアウト(すなわち実配線)を考慮したクリチカル・パス情報を入手する。そのクリチカル・パスをAmplifyに表示させながら,簡単なフロアプランを作成する。この情報を基に,論理を最適化する。

 Amplifyを使って論理の最適化をやりなおすことで,FPGAやCPLDの性能は,Synplifyだけを使う場合に比べて20~40%改善されるという。現在,Amplifyは米Xilinx, Inc.のFPGA「Virtex」および「Virtex-E」,米Altera Corp.の「FLEX」に対応する。即日出荷。国内価格は520万円から。

中央にクリチカル・パスが表示されている。右上がフロアプラン用ウインドウ
中央にクリチカル・パスが表示されている。右上がフロアプラン用ウインドウ
[画像のクリックで拡大表示]