PR
図1 「QorIQ」シリーズの構成。プリンターやNASなどに向けたローエンド用の「P1」ファミリから,大量のパケットを処理するルーターなどに向けた「P5」ファミリまで,5段階のグループに分けている。Freescale社のデータ
図1 「QorIQ」シリーズの構成。プリンターやNASなどに向けたローエンド用の「P1」ファミリから,大量のパケットを処理するルーターなどに向けた「P5」ファミリまで,5段階のグループに分けている。Freescale社のデータ
[画像のクリックで拡大表示]
図2 P1ファミリの「P1010」「P1011」「P1020」のブロック図。Freescale社のデータ
図2 P1ファミリの「P1010」「P1011」「P1020」のブロック図。Freescale社のデータ
[画像のクリックで拡大表示]
図3 P2ファミリの「P2010」「P2010」のブロック図。Freescale社のデータ
図3 P2ファミリの「P2010」「P2010」のブロック図。Freescale社のデータ
[画像のクリックで拡大表示]
図4 P4ファミリの「P4080」のブロック図。Freescale社のデータ
図4 P4ファミリの「P4080」のブロック図。Freescale社のデータ
[画像のクリックで拡大表示]
図5 QorIQシリーズで採用したFreescale社のマルチコア・プラットフォーム。P3〜P5ファミリがこの構造に基づく。Freescale社のデータ
図5 QorIQシリーズで採用したFreescale社のマルチコア・プラットフォーム。P3〜P5ファミリがこの構造に基づく。Freescale社のデータ
[画像のクリックで拡大表示]

 米Freescale Semiconductor, Inc.が2008年9月10日に都内で開催したイベント「Freescale Technology Forum Japan 2008」。そこでの大きな話題の一つが,同社が2008年6月に発表した,ネットワーク機器などに向けたマイクロプロセサの新シリーズ「QorIQ」(“コアアイキュー”と読む)だった(Tech-On!の関連記事)。同社はこれまで,ネットワーク機器向けマイクロプロセサとして「PowerQUICC」シリーズを3世代にわたって提供してきたが,QorIQはその後継となる。FTF Japanで同社が実施したQorIQの報道関係者向けの説明と,同社 High Performance Embedded Processor Portfolio Manager, Networking & Multimedia GroupのStephen Turnbull氏の来日時に本誌が実施したインタビューから,QorIQの詳細をひも解く。

 Freescale社はQorIQを,「組み込み機器向けのマルチコア型マイクロプロセサはどうあるべきか,という課題に対するFreescale社の回答だ」(Turnbull氏)と位置付ける。「『PowerQUICC III』に続く製品群であるが,それを『PowerQUICC IV』としなかったのは,マルチコアの実装で従来と異なるアプローチを採用したことを主張したかったからだ」(同)。

 QorIQがPowerQUICCと異なる点は,主に二つある。(1)45nmのSOI(silicon on insulator)技術で製造する,(2)集積するCPUコアの数を最大32個まで想定して幅広い性能範囲に対応する,である。PowerQUICCシリーズの最新の品種は90nmのCMOSプロセスで製造しており,CPUコアの数が最大で2個だった。

マルチコア向けにCPUコアを拡張

 QorIQは「P1」から「P5」までの五つのグループがある(図1)。P1とP2は,CPUコアにPowerアーキテクチャの「e500」を採用した,1コアまたは2コアの品種で構成する。P3とP4,P5には,e500をマルチコア向けに拡張した「e500mc」を複数個搭載した品種を用意する。e500mcは,「複数のOSに計算資源を割り当てるハイパーバイザに対応するための回路,コア間でキャッシュ・メモリ上のデータの一貫性を保つ機能などをe500に追加したもの」(Turnbull氏)である。e500の命令セットに対する後方互換性を持つ。

 Freescale社は現時点では,P1を3品種,P2を2品種,P4を1品種それぞれ発表している。このうちP1とP2の5品種は,PowerQUICCシリーズからの移行のための製品という色彩が強い(図2図3)。e500コアの動作周波数が最大667MHzで1コアの品種(P1010)から最大1.2GHzで2コアの品種(P2020)を,端子互換のパッケージで提供する。45nmのSOI技術を採用することで単位消費電力当たりの処理性能を高めた点がPowerQUICCシリーズからの最大の違いである。

内部バスをファブリック型に

 マルチコア構成を想定したQorIQシリーズの特徴が強く表れているのが,P4ファミリの「P4080」である(図4)。Freescale社が2007年6月に発表したマルチコア型マイクロプロセサのアーキテクチャの基本構想(Tech-On!の関連記事2)に沿った最初の製品である。最大1.5GHzで動作する8個のe500mcコアを搭載する品種で,消費電力は30W以下とする。「基本構想を発表してから1年後に製品を発表したのは予定通りだ。顧客の協力を得ながら詳細を決めてきた」(Turnbull氏)。

 最大の特徴は,CPUコアとメモリ・コントローラや外部インタフェース回路などとを接続するチップ上の内部バスを,「CoreNet」と呼ぶファブリック型の構造にしたことである。「別のノードにアクセスする場合であれば,複数のCPUコアが同時並行でデータを転送できるため,コア数の増加に従ってバスのデータ幅が広がるようなものだ。32個などに増えた場合でも内部バスがボトルネックになりにくい」(Turnbull氏)。また,CPUコアごとに128Kバイトのバックサイド2次キャッシュを持たせ,1Mバイトの共有3次キャッシュを2個備える構成とした。「あるコアに特定の処理を割り当てるAMP(asymmetrical multiprocessing)を採用することが多い組み込みシステムの場合,コアごとに2次キャッシュを備えていることが有効に働くだろう」(フリースケール・セミコンダクタ・ジャパン プロダクト・マーケティング本部 ジェネラルマネージャーの伊南恒志氏)。QorIQ製品群のうち,P3~P5ファミリがこの基本構造を採用する(図5)。「将来32nmルールに移行したら,さらにコア数が多いものも提供することになるだろう」(伊南氏)とする。