PR
低電圧化,微細化すると,SRAMの動作マージンが狭くなる。なお,今回の発表者である山岡雅直氏は,この図の発案者でもあり,この図は「山岡プロット」と呼ばれているとのこと。
低電圧化,微細化すると,SRAMの動作マージンが狭くなる。なお,今回の発表者である山岡雅直氏は,この図の発案者でもあり,この図は「山岡プロット」と呼ばれているとのこと。
[画像のクリックで拡大表示]
従来の静的なSRAM評価手法
従来の静的なSRAM評価手法
[画像のクリックで拡大表示]
今回定義した動的読み込み安定性
今回定義した動的読み込み安定性
[画像のクリックで拡大表示]
今回定義した動的書き込み安定性
今回定義した動的書き込み安定性
[画像のクリックで拡大表示]
ビット線の短縮で低電圧化が可能。ビット線の短縮で高速化が可能なことはこれまでも知られていたが,低電圧化にも有利であることを示したとする。
ビット線の短縮で低電圧化が可能。ビット線の短縮で高速化が可能なことはこれまでも知られていたが,低電圧化にも有利であることを示したとする。
[画像のクリックで拡大表示]
列単位で基板電圧を最適に制御
列単位で基板電圧を最適に制御
[画像のクリックで拡大表示]
ワーストケースで0.7V動作を可能に
ワーストケースで0.7V動作を可能に
[画像のクリックで拡大表示]
90nmプロセスで試作した1MビットSRAM
90nmプロセスで試作した1MビットSRAM
[画像のクリックで拡大表示]
ルーターの電力を35%低減できると見る
ルーターの電力を35%低減できると見る
[画像のクリックで拡大表示]

 日立製作所 中央研究所は,0.7Vで動作する90nm世代の1MビットSRAMを試作した。通常の1V動作のSRAMに比べて消費電力を半減できる。低電力化が急務となっているルーターやサーバー,ストレージ機器への応用を目指す。

 これまでLSIは微細化と共に動作電圧を下げることで低消費電力化を図ってきた。ところが,90nm世代以降,トランジスタの加工精度に起因するしきい値電圧のバラつきが深刻化し,低電圧化が困難になっている。特にSRAMではその傾向が強く,SRAMを搭載する多くのLSIで低電圧化が難しくなっている。その結果,LSIの動作電圧は1V付近からなかなか下がらない状況にある。

 日立は今回,実動作時に近い条件でSRAMの性能を解析する手法を開発した。従来はSRAMのワード線とビット線に一定の電源電圧を印加して評価していたが,この方法では動作マージンを過剰に見積もってしまうとする。今回はワード線にパルス電圧を印加し,ビット線をフローティング状態や0V,1Vに固定して,新たな評価指標(動的読み出し安定性,動的書き込み安定性)を定義した。

 この評価指標を使ってSRAMを設計したところ,ビット線を短くすることで低電圧動作が可能なことを見いだしたという。例えば,ビット線に接続するメモリ・セルの数を128個から2個に減らすことで,正常に動作する最低電圧を1.1Vから0.5Vまで下げられた。ただし,ビット線をあまり短くすると,チップ面積が大きくなってしまう。そこで,日立ではセル数を16個に設定した。この場合,0.8V動作が可能であり,チップ面積の増加分は20%に抑えられるとする。

 さらに同社は,書き込み列と読み出し列のそれぞれに対し,適切な基板電圧を印加する技術を開発した。これによって,SRAM動作の安定性が高まり,動作電圧を0.7Vに下げることに成功した。この基板電圧制御によるチップ面積の増加は1%未満に抑えられるとする。

 実用化時期に関しては未定とするが,ルーターに適用した場合,機器全体で約35%の低電力化が可能になるという。一般的なルーターの消費電力はASICが約50%,メモリが約30%,電源その他が約20%を占めており,今回の技術を使えば,ASICで40%,メモリで25%の電力削減が可能になる。LSIの低電力化によって電源その他の電力も30%減ることから,ルーター全体で35%の低電力化が可能とする。

 詳細は,2008年9月15日から英国エジンバラ市で開かれる「European Solid-State Circuits Conference」で発表する。

この記事を英語で読む