PR
図1 実演の様子
図1 実演の様子
[画像のクリックで拡大表示]
図2 物理層LSIのほか,USB3.0の物理層を除くリンク層やプロトコル層などを実装したFPGAと,PCI Expressの物理層LSIなどを備えた基板である。右側の黒いチップがUSB 3.0の物理層LSIで,左下の黒いチップがPCI Expressの物理層LSI。中央の大きなチップがFPGAである。
図2 物理層LSIのほか,USB3.0の物理層を除くリンク層やプロトコル層などを実装したFPGAと,PCI Expressの物理層LSIなどを備えた基板である。右側の黒いチップがUSB 3.0の物理層LSIで,左下の黒いチップがPCI Expressの物理層LSI。中央の大きなチップがFPGAである。
[画像のクリックで拡大表示]
図3 測定器の画面右側に映るのが,今回の受信信号のアイパターンである。青いマスク部分に触れなければ,USB 3.0の仕様に準拠していることになるという。画面中央に映るアイパターンは,受信時に波形等化を施さない場合のシミュレーション結果である。アイがつぶれている。左側が信号発生器からの信号である。
図3 測定器の画面右側に映るのが,今回の受信信号のアイパターンである。青いマスク部分に触れなければ,USB 3.0の仕様に準拠していることになるという。画面中央に映るアイパターンは,受信時に波形等化を施さない場合のシミュレーション結果である。アイがつぶれている。左側が信号発生器からの信号である。
[画像のクリックで拡大表示]

 NECエレクトロニクスは,同社が試作したUSB 3.0の物理層回路を実装したLSIを使い,USB 3.0によるデータ伝送のデモを披露した(図1)(Tech-On!関連記事)。

 デモでは,物理層LSIのほか,USB3.0の物理層を除くリンク層やプロトコル層などを実装したFPGAと,PCI Expressの物理層LSIなどを備えた基板を利用した(図2)。この試作基板に向けて信号発生器からUSB 3.0によってデータを送信する。受信したデータを試作ボードから測定器に送り,アイパターンを観測していた。物理層LSIはイコライザを内蔵しており,受信信号に波形等化を施している。実演では,波形等化しない場合のアイパターンをシミュレーション・データとして表示し,実際の観測信号と比較することで波形等化の効果をアピールしていた(図3)。実演で利用したUSBケーブルの長さは1m。USB 3.0の仕様である3mでも対応できるとする。なお,ケーブルにはUSB 3.0対応の試作ケーブルを利用した。

 NECエレクトロニクスは,試作した物理層LSIを基に,USB 3.0対応LSIを製品化する考えである。例えば,パソコンなど送受信の主となる「ホスト側」に組み込むホスト・コントローラLSIや,USB 3.0信号を受信してPCI Express信号を出力するブリッジLSI,あるいは外部記憶装置といった周辺機器に相当する「デバイス」側に向けたコントローラLSIなどだ。USB 3.0対応LSIを,「2009年中に製品化し,2009年末~2010年初頭に発売する機器に搭載したい」(説明員)とする。製品化に向けては,「実現が一番難しい物理層を試作したことで要素はそろった。あとは評価作業やデバッグ作業など,製品化に向けた最終調整を残すのみ」(同)だという。

この記事を英語で読む