一般セッションが開始したASP DAC 2009 日経BPが撮影。
一般セッションが開始したASP DAC 2009 日経BPが撮影。
[画像のクリックで拡大表示]

 14th Asia and South Pacific Design Automation Conference(ASP-DAC 2009)で,今日から一般のセッションが始まった(パシフィコ横浜で1月22日まで開催)。基調講演に続いて行われたセッションの一つの「1B:Dealing with Thermal Issues」を聴講した。

 タイトルにあるように,LSIにおける熱の課題を扱ったセッションである。プロセサ・コアを複数搭載したSoC(MPSoC:multi-processor system on a chip)や3次元ICを題材に,熱解析や熱考慮設計手法の報告がなされて,熱に関する課題の議論が行われた。100人程度の人が集まり,関心の高さが窺われた。

 筆者にとって最も興味深かったのが,台湾National Chiao Tung Universityの「Stochastic Thermal Simulation Considering Spatial Correlated Within-Die Process Variations」(講演番号1B-1)の報告である。チップ内のプロセス・バラつきを,空間相関を利用して解析する。1B-1の登壇者は,このセッションの最後にもう一度,「A Multiple Supply Voltage Based Power Reduction Method in 3-D ICs Considering Process Variations and Thermal Effects」(講演番号1B-5)を報告している。こちらでは,1B-1で発表した手法を,既存のSSTA(statistical static timing analysis)へ組み込む,という内容だった。SSTAを中心とした統計的手法の技術的な広がりを感じた。

 このセッションでは,上記2件のほかに,設計段階から熱対策を行う手法について3件の報告があった。スイスEcole Polytechnique Federale de Lausanneは,「A Control Theory Approach for Thermal Balancing of MPSoC」(講演番号1B-2)というタイトルで講演した。TBS(thermal balancing system)と呼ぶ回路をMPSoCに組み込んでチップ内の温度バラつきを低減する手法を提案している。

 米Georgia Institute of Technologyは「Temperature-Aware Dynamic Frequency and Voltage Scaling for Reliability and Yield Enhancement」(講演番号1B-3)というタイトルで,熱を考慮したフロアプラン手法を提案した。モジュール内のフロアプランと,複数コアとバスのフロアプランを同時に最適化するという。

 台湾National Sun Yat-Sen Universityは,チップ内にORTS(oscillator-ring based thermal sensor)と呼ぶ,リング発振回路とカウンターを併せたモニター回路を提案し,さらにDVFS(dynamic voltage & frequency scaling)を使って温度制御を実行した,と報告した。同発表のタイトルは,「Temperature-Aware Dynamic Frequency and Voltage Scaling for Reliability and Yield Enhancement」(講演番号1B-4)である。

 LSIの熱は,ここ4~5年くらいで大きく取り上げられるようになった。ただし,すべての設計で,課題となっている訳では無い。今回のセッションの題材を見る限りでは,消費電力の増加にリンクして熱への関心が高くなる,と言えそうだ。

 また,3次元ICのような新しい構造のチップでは,1チップあたりの消費電力が小さくても,パッケージ内に包含するチップ数が増えると電力密度が増加する。さらに,3次元ICでは,排熱経路が制限されることから,熱は大きな課題として認識されている。他の課題(signal integrityやpower integrityなど)との優先度を考慮しながら,柔軟に考えていくことが必要であると感じた。