Duolog Technologiesのブース 日経BPが撮影。
Duolog Technologiesのブース 日経BPが撮影。
[画像のクリックで拡大表示]
SPINNERの入出力 Duolog Technologiesのデータ。
SPINNERの入出力 Duolog Technologiesのデータ。
[画像のクリックで拡大表示]

 SoCの大規模化や多機能化の進展にあわせて,チップの端子も多ピン化,多機能化が著しい。チップ・コア部の設計はEDAによって自動化が進んでいるのに対して,I/O部を含めたトップ・レベル設計は,人手に頼ることが多い。実際,チップ・コアとI/Oの対応表,I/Oと自動テスト用測定ボードの端子の対応表,I/Oとパッケージの対応表など,手書きの情報をベースに進められている。

 EDS Fair2009の「新興ベンダエリア」に出展したアイルランドDuolog Technologies Ltd.(ホームページ)の「SPINNER」は,I/O周りの自動設計ツールである。I/Oセルのライブラリ,コアの設計情報,テスト・ボード等の情報を入力としてツールに与え,I/Oの種類や機能,I/Oとチップ・コア,パッケージ,テスト・ボードなどとのインタフェースの接続仕様を定義することによって,複雑なI/Oリングの検証も含めて,テストベンチ,ドキュメントなどを自動で作成する。ドキュメント,RTLデータ,テストベンチの一元管理により,I/Oリング設計に関わる設計品質の向上,さらには設計TAT短縮,そして開発コストの削減が期待できる。

 SPINNERはIP-XACTに対応する(Tech-On!関連記事1)。さらに電源セル,電源制御など,低消費電力設計へも対応可能で,既存の設計システムや今後の設計システムと統合して利用可能である。なお,Spinnerは昨年の45th DACのBest of DAC(New Product)で次席に選ばれたツールである(Tech-On!関連記事2)。

 Duolog Technologiesは,SPINNERの他にも,ハードウェア-ソフトウェア設計のインタフェース設計に有用なレジスタ・マネジメント・ツールの「Bitwise」や,SoCやASIC,FPGAのシステム・マネジメント・ツール「Weaver」など特徴のあるツールを提供している。