PR
図1 試作したチップ
図1 試作したチップ
[画像のクリックで拡大表示]
図2 メモリ・チップ間を無線で通信。(a)が今回提案する3次元SSD,(b)が従来のSSD。
図2 メモリ・チップ間を無線で通信。(a)が今回提案する3次元SSD,(b)が従来のSSD。
[画像のクリックで拡大表示]
図3 反転積層方式でチップを積層。今回採用したのは(a)の構造である。
図3 反転積層方式でチップを積層。今回採用したのは(a)の構造である。
[画像のクリックで拡大表示]
図4 開発を統括した慶應大学 理工学部 電子工学科 教授の黒田忠広氏
図4 開発を統括した慶應大学 理工学部 電子工学科 教授の黒田忠広氏
[画像のクリックで拡大表示]

 慶應義塾大学らは,64個のNANDフラッシュ・メモリ・チップを3次元積層してSSD(solid state drive)を実現するための誘導結合通信技術を「ISSCC 2009」で発表した(図1)。従来のSSDに比べて,システムの消費電力を1/2,搭載するLSIパッケージの数を1/8,通信回路の面積を1/40に減らせる。1個のLSIパッケージ内で64個のNANDフラッシュ・メモリ・チップを多段積層し,メモリ・チップ間を誘導結合によって無線通信することで実現する。開発したのは,慶應大学 理工学部 電子工学科 教授の黒田忠広氏の研究グループで,論文は東京大学との共同発表である。

 慶應大学らが提案するのは,1個のLSIパッケージでSSDを構成する,いわゆる極小SSDである(図2)。1パッケージ内に64個のNANDフラッシュ・メモリを内蔵する。仮にこの64チップ内蔵SSDを従来の実装方式で実現しようとすると,パッケージ内で1500本以上のワイヤを張り巡らす必要があるという。今回の無線通信方式を使うことで,パッケージ内のワイヤ数を200本以下にできる。メモリ・チップとコントローラとの間のデータ通信などは誘導結合による無線通信が可能である。ワイヤは,電源線や接地線,制御用などに使用する。

 今回,64個のメモリ・チップ積層の実現に向けて,大きく三つの工夫を施した。第1に,積層チップ間で情報をリレー伝送するために,シールドを利用した(図3)。各メモリ・チップは誘導結合型リピータを備えており,各チップ間のリレー伝送方式でデータを通信する。この際,磁束はシールドで減衰する現象を利用し,各チップの適切な位置にパッド金属によるシールドを設けることで,リレー伝送を可能にした。信号およびクロストークがシールドで期待通りに減衰することを確認した。

 第2に,各チップに個別の番号を付けずにチップ選択を可能にするために,ステートマシンを開発した。各チップに番号を付けずにチップを選択できるようにすることは,「同一チップを積層するSSDでは特に必要とされている」(慶應大学 理工学部 電子工学科 教授の黒田忠広氏)という(図4)。このステートマシンは従来の回路技術で容易に実現可能という。

 第3に,従来のメモリ回路のままで通信可能にするために,メモリ・アクセスをパケット通信方式で行うようにした。通信を多重化し,制御信号とデータを共有することで面積を削減した。

 これらの技術を適用したチップを180nm世代のCMOS技術で試作した。厚さ60μmのチップを6枚積層した。測定の結果,リレー伝送がきちんと実行されていること,およびステートマシンの状態を無線で設定できることも確認したという。

この記事を英語で読む