PR
4/1朝まで
どなたでも有料記事が読み放題「無料開放デー」開催中!

 日立製作所は,ネットワーク機器内のプリント基板間でのデータ伝送を高速化しながら消費電力を削減できる回路技術を開発した(発表資料)。基板間で信号を送受信する際のA-D変換回路に用いる演算増幅器(オペアンプ)ICを,コンデンサやスイッチなどの受動素子に置き換えることで実現した。今回の技術を使って,通信速度10Gビット/秒の受信回路を試作したところ,消費電力を従来に比べて約40%低減できたという。同社は今回の技術を,2009年2月8~12日に米国サンフランシスコ市で開催された「ISSCC 2009」で発表した。

 今回,日立が注目したのが,受信信号からデータとクロックを抽出するクロック・データ・リカバリ(CDR:clock & data recovery)回路である。このCDRに用いるA-D変換回路として,従来のオペアンプの代わりに,二つのコンデンサと二つのスイッチで構成する「電荷再配分型デルタシグマ変調器」を使用した。二つのキャパシタ(コンデンサ)間の電荷再配分現象を用いることで高速に演算を行う。演算に電荷を用いるため,定常的に電流を流す必要がなく,消費電力を削減できるという。併せて,受信回路内の基準クロックと,送信回路から送られて来るアナログ信号との波形のずれを簡便に検出する回路「トラック&ホールド型線形比較器」も開発した。

 日立製作所は今回の技術を使った,伝送速度が10Gビット/秒に対応するチップを,90nm世代のCMOSプロセス技術で試作した。CDR回路の応答速度性能を示す「ループ帯域」は,今回の技術を使わない場合の4MHzから,5倍の20MHzに高速化できた。また消費電力は,60mWから1/4の15mWに削減できたとする。