PR
パネル討論会の様子 日経BPが撮影。
パネル討論会の様子 日経BPが撮影。
[画像のクリックで拡大表示]

 欧州版のDAC(Design Automation Conference)という位置づけのイベントであるDATE'09(Design,Automation and Test in Europe 2009)がフランスのニースで始まった。学会と展示会の双方がスタートした21日には,32nm世代への準備が整ったかどうかをテーマにパネル討論会が行われた。

 英文のタイトルは「Are We there Yet? A Progress Report on the Move to 32nm」(セッション3.1)である。パネリストは英ARM Ltd.のRob Aitken氏,オランダTSMC Europe社のDouglas Pattullo氏,独NEC Electronics (Europe) GmbHのMatthias Voigt氏,独Infineon Technologies AGのJean-Christophe Vital氏,米University of California, BerkeleyのJan Rabaey氏だった。また,司会は米Synopsys, Inc.のYatin Trivedi氏が務めた。

 パネル討論会の結論としては,LSI設計の学会らしく,「プロセスの準備は整ったが,設計の準備はまだ」という内容だった。まず前半のプロセスの準備に関してだが,シリコン・ファンドリとIDMの計3社がいずれも大丈夫だと太鼓判を押した。例えば,NEC Electronicsは米IBMのチームに入って,32nmプロセスを開発していることを紹介した(Tech-On!関連記事)。

 また,パネル討論会のタイトルは32nmだが,TSMCとInfineonは,32nmは事実上スキップして次世代は28nmに移行するとの見解を示した。TSMCは1年以内に28nmのリスク・プロダクションを始めると述べた。これら2社は,45nm世代でも45nmから40nmへの移行を早めに進めており,40nmの次のステップとして32nmでは魅力が乏しいことを挙げた。特にInfineonの指摘が興味深かった。

 「微細化の恩恵は,過去に比べて小さくなっている。例えば,65nmから40nmに微細化した際には12ビットのA-D変換器のチップ面積が47%小さくできた。しかし,40nmから28nmに微細化しても30%しか面積を小さくできない」(Vital氏)とし,32nmでは意味がないとした背景を明らかにしている。

 一方,パネル討論会の結論の後半部分である「設計の準備」に関しては,TSMCが「設計のエコ・システムを鋭意開発中」と述べて,1年以内に可能なリスク・プロダクションとの差が露になった。またARMはSRAMのメモリー・セルのバラつき問題が深刻になるとするなど,各社がバラつきの増大への懸念を示した。UCBも,このバラつきの問題をはじめとして32/28nm世代以降の設計上の課題を複数挙げた。そしてNEC Electronicsは信頼性向上のために,DFTが今後重要になるとした。こうした指摘は学会らしい内容である。

 しかし,こうした学会らしい内容に比べて目立っていたのが,不況の影である。例えばTSMCは28nm世代のチップの設計コストが1億米ドルになるとして,「これに見合うチップがどれだけあるかものか」との意見を出した。NEC Electronicsは,「設計数で言えば現在の中心はいまだに180nm」という米Gartner, Inc.のデータを見せて,同じく先端プロセスのチップでの注文がそれほど多くはない,との見解を示した。

 またARMは「設計上のチャレンジはあるものの,もっと深刻なのは景気かな・・」と述べている。設計の準備というよりは,チップ・ユーザーの準備が整っていない,ということだろうか。