PR
講演する疋田 真大氏 日本ケイデンス・デザイン・システムズが撮影。
講演する疋田 真大氏 日本ケイデンス・デザイン・システムズが撮影。
[画像のクリックで拡大表示]
図1●CPFの進展と富士通マイクロの取り組み 富士通マイクロのデータ。
図1●CPFの進展と富士通マイクロの取り組み 富士通マイクロのデータ。
[画像のクリックで拡大表示]
図2●今回の低消費電力設計フロー 黄色地の吹き出しがある工程と,最後の「Verification(ETS/EPS)」でCPF情報を活用。吹き出しが活用内容である。富士通マイクロのデータ。
図2●今回の低消費電力設計フロー 黄色地の吹き出しがある工程と,最後の「Verification(ETS/EPS)」でCPF情報を活用。吹き出しが活用内容である。富士通マイクロのデータ。
[画像のクリックで拡大表示]
図3●レイアウト設計ツールが作った低電力設計結果(左)と論理シミュレータが仮定した低電力設計(右)を比較 富士通マイクロのデータ。
図3●レイアウト設計ツールが作った低電力設計結果(左)と論理シミュレータが仮定した低電力設計(右)を比較 富士通マイクロのデータ。
[画像のクリックで拡大表示]
図4●CPFとUPFの比較の例 富士通マイクロのデータ。
図4●CPFとUPFの比較の例 富士通マイクロのデータ。
[画像のクリックで拡大表示]
図5●パワー・スイッチの構造 左がコラム型で右側はリング型 富士通マイクロではリング型が主流だという。富士通マイクロのデータ。
図5●パワー・スイッチの構造 左がコラム型で右側はリング型 富士通マイクロではリング型が主流だという。富士通マイクロのデータ。
[画像のクリックで拡大表示]

 富士通マイクロエレクトロニクスは,パワー・フォーマットのCPF(Common Power Format)1.0をベースにしたLSIの低消費電力設計フローに関して講演した。この講演は,日本ケイデンス・デザイン・システムズが2009年5月20日に新横浜で開催した「Low Power Solutionセミナー 2009」で行われた。

 富士通マイクロは,CPFを策定したPFI(Power Format Initiative)に設立と同時に参画するなど(Tech-On!関連記事1同2),早い時期からCPFベースの低電力設計フローの整備に積極的に取り組んできた(図1)。2007年の5月~7月の複数のイベントで,同社は同フローの整備が進み,社内の設計部隊はもちろん,社外のASICユーザーも含めた形で同フローを実際の設計に展開する旨の発表を行った(同3同4)。

3品種をすでにテープ・アウト

 1年後に当たる2008年5月~7月の複数のイベントで,同社は同フローを製品(WiMAX)設計に適用していることを発表している。この適用事例に関しては,Cadenceからも2009年1月にニュース・リリースが出ている(同5)。今回のセミナーで講師として登壇した疋田 真大氏(富士通マイクロ 共通技術本部設計共通技術統括部第一技術部)によれば,このWiMAXチップを含めて,同フローを使ってテープ・アウトした設計は3品種,そして設計中のチップは8品種である(今回の講演時点)。

 同氏によれば,現在,同フローでは,オン・チップ/オフチップのパワー・ゲーティングと,マルチVDDの低電力設計技術をサポートする。これらの技術の情報をCPFで記述する。そのCPF記述を利用する工程は四つある(図2)。RTLシミュレーション,レイアウト設計,低消費電力設計結果の構造的なチェック,そしてレイアウト設計検証である。この中では最も上流にあたるRTLシミュレーションでは,電源遮断が正しく行われるかをチェックする。

 具体的には,CPFで論理設計レベルの情報として,パワー・ドメイン,パワー・モード,アイソレーション・ルール,レベル・シフター・ルールを定義しておけば,論理シミュレータ中でパワー・スイッチとアイソレータが仮定されて,x値の伝搬とアイソレータのクランプ動作がシミュレーションで確認できる。なお,実際にパワー・スイッチとアイソレータが挿入されるのは,配置配線設計段階になる。この挿入は,EDAツールが自動的に行う。

論理と物理の等価性のチェックで独自の工夫

 富士通マイクロでは,RTL検証で論理シミュレータが仮定で挿入したアイソレータと,配置配線設計ツールが実際に挿入したアイソレータが等価かどうかを検証するために,等価性検証用のフォーマル・ベリファイア(Conformal-LEC)を使っている(図3)。「将来は,この検証機能を低消費電力設計の構造チェック・ツールの「Conformal-LP」に組み込むようにして欲しい」とのCadenceサイドへの要望を疋田氏は述べた。

 疋田氏はこの等価性検証の手順と共に,富士通マイクロ独自の工夫として,パワー・スイッチ数の算定手順を紹介した。パワー・ドメインの仕様(論理量や消費電力)と設計目標を引き数にして,最適なパワー・スイッチ数をあらかじめデータベースに格納しておく。設計フローの利用時に,引数から必要なパワー・スイッチ数を割り出し,これを自動配置配線設計ツール(SoC Encounter)に渡す。

実用度が高いCPF

 今回の講演の後半では,CPF 1.0とEDA業界のもう一つのパワー・フォーマットであるUPF(Unified Power Format)1.0との比較結果を説明した(図4)。それによれば,UPFはIEEE Std. 1801として標準化されてはいるものの(Tech-On!関連記事6),実際の設計に適用するという視点での完成度がCPFに比べて低い状態にとどまっているようだ。実質Cadence 1社が推進しているCPFと,複数の大手ベンダーが協議しながら進められているUPFとの差が感じられた。

 疋田氏によれば,例えば,両方ともシンタクスは管理されているが,セマンティクスの管理はCPFだけで行われている。また,CPFでは論理設計部と物理設計部が明確に分かれているのに対して,UPFでは両者が混じっている。このため,CPFではRTL検証段階には論理設計部分だけを書けば良いのに対して,UPFでは電源ネット名やパワー・スイッチの接続情報などの物理設計部分の記述が最初から要るという。

 「この論理設計部と物理設計部が分離しているという特徴によって,ASIC事業でも低電力設計フローを展開しやすくなった」(疋田氏)。また,富士通マイクロでは,リング型のパワー・スイッチを使うことが多いことも,CPFの優位性につながっている,とした。CPFはリング型とコラム型の両方を扱えるが,UPFはコラム型だけだ,という(図5)。

 今後は,CPFの最新版である「1.1版」(Tech-On!関連記事7)に沿ったフローに進化させる予定である。CPF1.1では,階層的なレイアウト設計に対応できるようになる。