PR

 米D2S, Inc.,イー・シャトル,富士通マイクロエレクトロニクスの3社は共同で,電子ビーム(EB)直描向けLSI設計環境「design for e-beam(DFEB)」の効果を,65nm世代のSoC(system on a chip)で実証した(リリースのpdfTech-On!関連記事1)。チップの動作速度や面積,消費電力を犠牲にすることなく,EB直描のショット数を従来に比べて1/10以下に削減できた。

 DFEBは,EB直描における部分一括露光(character projection)の比率を高めてショット数を減らし,スループットを向上させるための設計環境である。今回の成果は,DFEBを活用したEB直描による最初のチップ試作結果となる。「DFEBがLSI試作の手段となりうることを示した,重要なマイルストーン」(3社が参画するDFEBの推進団体であるeBeam Initiative,Tech-On!関連記事2)とする。チップの設計をD2Sと富士通マイクロが担当し,製造をイー・シャトルが担当した。試作にはこのほかのeBeam Initiativeのメンバー企業も寄与している。チップ設計に米Fastrack Design, Inc.と米Magma Design Automation, Inc.が協力したほか,ステンシルマスクの作成にはアドバンテストが協力した。

 今回の成果については,アドバンテスト,D2S,イー・シャトル,富士通マイクロの4社による共著論文を,2009年5月26~29日に米国フロリダ州で開催される「53rd International Conference on Electron,Ion,and Photon Beam Technology and Nanofabrication(EIPBN)」でイー・シャトルが発表する。同論文は5月29日以降にeBeam Initiativeのウェブサイトで入手できる。