PR

 東芝は,2009年から量産中の40nm世代のSoCに採用している低電圧SRAM技術を,「2010 Symposium on VLSI Technology」(2010年6月15~17日,米国ハワイ州ホノルル)で発表した(論文番号:3.3)。携帯機器や民生機器に向けた低電力版プロセス技術である。トランジスタのしきい値電圧の経時変化を抑えることにより,SRAMの最小駆動電圧の上昇を抑える。今回,セル面積が0.24μm2と小さい32MビットのSRAMの駆動電圧を,95%以上の歩留まりで0.9Vへ下げられることを実証した。この結果,低電力SoCの駆動電圧を,65nm世代での1.2Vから,0.9V以下へ下げられるようになる。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
有料会員と登録会員の違い


日経クロステックからのお薦め

IT/電機/自動車/建設/不動産の編集記者を募集します

IT/電機/自動車/建設/不動産の編集記者を募集します

“特等席”から未来づくりの最前線を追う仕事です

あなたの専門知識や経験を生かして、「日経クロステック」の記事や書籍の企画、取材・執筆・編集を担う編集記者(正社員)にトライしませんか。編集の経験は問いません。コミュニケーション能力が高く、企画力や実行力があり、好奇心旺盛な方を求めています。

詳しい情報を見る

日経BPはエンジニアや企画・営業も募集中