PR

 NECは,プライベート・セミナ「CyberWorkBench Forum 2010」を10月12日に東京の本社で開催した(図1)。CyberWorkBench(CWB)は,高位合成(動作合成)ツールを中核にした,同社のC言語入力ESL(electronic system level)設計システムである。今回のセミナでは,東芝のビジュアルプロダクツ社などがユーザーとして講演した。

図1●CyberWorkBench Forum 2010の会場 Tech\-On!が撮影。
図1●CyberWorkBench Forum 2010の会場
Tech-On!が撮影。
[画像のクリックで拡大表示]

 東芝のビジュアルプロダクツ社は,NECグループ外でCWBを早期から導入しているユーザーの一つで,適用の実績もかなり積み上がっているようだ。今回,同社から講師として登壇したのは,菊川 信吾氏(東芝 ビジュアルプロダクツ社 コアテクノロジーセンター LSIコア技術開発部 主務)である。同氏は導入の動機から,導入評価,部門内への普及の施策,導入の効果,今後の課題などを淡々とした口調で語ったが,時折示す具体的な内容に説得力があり,興味深い講演だった。

 同氏によれば,CWBの導入の検討を始めたのは2005年度末である。LSIの開発人員が増えないにもかかわらず,LSIの規模は増大し,開発期間は短くなる一方だった。これまでのRTL設計手法の延長線上の改良ではもう無理だと考えるようになった。ちょうど,その頃,C言語設計での先行ユーザーの事例を聞く機会が増え,そろそろ同氏らのところでも導入する機運が高まった。導入に際しては,2段階で評価した。

「8日間で完了」がおきて

図2●導入時評価の第2段階について説明する菊川 信吾氏 Tech\-On!が撮影。スライドは東芝のデータ。
図2●導入時評価の第2段階について説明する菊川 信吾氏
Tech-On!が撮影。スライドは東芝のデータ。
[画像のクリックで拡大表示]

 第1段階は,RTLの既設計回路を題材にして,CWBを評価した(2006年3~4月に実施)。題材の回路は,データ処理回路と画像処理回路で,それぞれ2名がCWBを使ってBDL(NECの拡張C言語)で設計した。担当者は,設計の着手の前に,NEC開催のCWB教育講座を受講している。主な評価項目は,回路面積や記述量,ACタイミング,RTL検証結果などである。約1カ月間かけて評価し,評価基準をクリアした。

 第2段階は,実際に適用する候補の回路を題材にした,実践的な評価だった(2006年5~6月に実施)。題材の回路の仕様の聞き取りから開始して,BDL記述,BDL段階での検証,高位合成を使ったRTL生成,そして検証完了までの期間は8日間と,結構厳しい締め切りが設定されていた(図2)。設計には3名が当たった。仕様確認に2日,残りの作業に6日をかけて,合計8日間でこの課題をクリアした。設計サイドなど関係者からCWBを実際のLSI開発に適用するOKを得た。