欧州は，ESL（electronic system level）など上流設計に関して造詣が深い。また，フィンランドNokia Corp.をはじめとした，多数の通信機器メーカーがある。通信関連のLSIは，複数の異種のタスクを低消費電力で処理することが要求されるため，複数のコアと複数のメモリを搭載して，動作周波数を抑制した，メニー・コアSoCとして実装されることが多い。メニー・コアLSIのハードウェアとソフトウェアのアーキテクチャ，および，その設計や使いこなしに関するチュートリアルが，フランスのグルノーブルで開催されている「DATE 11」で行われた。
このチュートリアルのタイトルは，「MPSoC Hardware/Software Architectural and Design Challenges/Solutions」(チュートリアル番号：D1)である。オーガナイザはフランスThales GroupのBernard Candaele氏。講演者はChadaele氏のほかに，欧州の著名な研究所の研究者，すなわちベルギーIMEC，フィンランドVTT Technical Research Center of Finland，スウェーデンKTH Royal Institute of Technology，ギリシャNational Technical University of Athens（NTUA）のICCS（Institute of Communication and Computer Systems）の研究者が務めた。
ただし，プログラムに紹介されている研究者の代理の講演が多かった。予定者の都合がつかなかったというよりは，実際の開発者が講演したという印象である。発表した機関の多くは，「MOSART：Mapping Optimization for Scalable multi-core ARchiTecture」プロジェクト（ホームページ）に参画している。そして，このチュートリアルはMOSARTの概要を紹介した内容だった。
消費電力がそのままで性能は1.8倍に
チュートリアルの最初に，ThalesのCandaele氏が，コア数を増やすことの意義に関して説明した（図1）。コアを2個にすることにより，電圧と動作周波数を15%削減できる。面積は2倍になるが，消費電力は1個の時とほぼ同じで，性能は1.8倍程度に向上するとした。
このメニー・コアSoC（MPSoC）の実力を引き出すには，コアによるネットワーク経由のメモリ・アクセス，コアによる共有メモリにおけるダイナミックなデータのアロケーション，ソフトの並列化，メモリの並列化，システム・レベルのプロトタイピングとシミュレーションなどが必要である。今回のチュートリアルでは，共有メモリを持ち，多数のコアをネットワークで接続した，ネットワーク・オン・チップ（NoC）を想定して説明が行われた。
