PR

 米Open SystemC Initiative(OSCI)は2011年7月15日に新横浜でSystemCをテーマにしたセミナー「SystemC Japan 2011」を開催した。昨年に引き続き(Tech-On!関連記事1同2),今年も参加者が300名を楽に超えて,ほぼ満席だった。

満席の会場
Tech-On!が撮影。
[画像のクリックで拡大表示]
整備したESL環境
リコーのデータ。
[画像のクリックで拡大表示]
今回設計したSoCのアーキテクチャ
リコーのデータ。
[画像のクリックで拡大表示]
消費電力解析結果
「ASIP」が今回開発したコア。リコーのデータ。
[画像のクリックで拡大表示]

 筆者は午後から参加した。午後には3社のユーザー講演があった。登壇順にルネサス マイクロシステム,三洋半導体,リコーである。盛り上がったのは,リコーの講演だった。講師はESL(electronic system level)関連のセミナーで何度も登壇している,木村貞弘氏(コントローラ開発本部 ST開発センター EPF開発グループ リーダー)が務めた。同氏は,以前使っていたDSPコアを復刻させることを狙い,ESL環境を整備してきた(Tech-On!関連記事3)。

 この環境の中核は,プロセサ・コア開発ツール(Synopsysの「Processor Designer」)と仮想プラットホーム開発ツール(同,「Platform Architect」)である。FPGAボードや,アプリケーション・ソフトウェア開発ツールとも連携する。整備した環境を使い,今回,木村氏が紹介した応用問題は,マルチコア化によるSoCの低消費電力化である。UWB(Ultra Wide Band)通信のMAC層処理のSoCを,マルチコア化で消費電力を低減する。

APIだけを残してOSを削除

 元のSoCはARMコアを一つ備えたチップで,OSをフルに実装していた。新たなSoCのアーキテクチャを検討する際には,OSの処理量が全ソフトウェア処理量の80%と大きいことが分かったので,APIだけを残してOSを削除することにした。なお,APIを残したのは,ファームウエアを変更することを避けたためだ。

 プロセサ・コア数は四つにした。そして,「ファームウエアを変更することなく負荷分散したい」という要求があったため,タスク単位で4コアに割り付けることにした。具体的には,「受信」,「送信」,「制御」,「アプリケーション」をそれぞれプロセサ・コアに割り付けた。

 四つのコアは,同じものである。ARMの命令セットを実行できるが,今回の用途に最適化したコアをProcessor Designerで開発した。不要な専用演算器やメモリが削ぎ落されて,約27万ゲートのARMコアは,約4万ゲートのオリジナル・コアになった。また,動作周波数は元の200MHzから半減した100MHzで稼働させても,処理性能的に問題ないことを確認した。そして,消費電力を見積もったところ,消費電力は1/9に削減できる見込みが立った。

 今後の課題として木村氏は,オリジナル・コアに専用命令を追加することの効果を見ることや,仮想プラットフォームで見積もった今回の結果をハードウェアで確認することなどを挙げた。また,今回,消費電力は机上で人手計算したため,ESLでの消費電力解析機能の提供を,EDAベンダーへの期待事項として述べた。