PR
今回の会場 Tech\-On!が撮影。
今回の会場
Tech-On!が撮影。
[画像のクリックで拡大表示]
図1●SPICEモデル対IBISモデル イビテックのデータ。
図1●SPICEモデル対IBISモデル
イビテックのデータ。
[画像のクリックで拡大表示]
図2●この例ではアイ・パターンがほぼ一致 イビテックのデータ。
図2●この例ではアイ・パターンがほぼ一致
イビテックのデータ。
[画像のクリックで拡大表示]
図3●マシンによる実行時間の差 イビテックのデータ。
図3●マシンによる実行時間の差
イビテックのデータ。
[画像のクリックで拡大表示]

 AWR Japanは,プライベート・イベント「AWRデザインフォーラム 2011」を2011年7月22日に東京で開催した。基調講演や米AWR Corp.による講演に加えて,AWR製品のユーザー講演も複数あった。その中の一つがイビテックによる『メモリI/F 設計におけるMicrowave Officeの活用事例』である。

 登壇したのは,イビテックの大脇 敦氏(事業統括部 開発生産グループ開発設計チーム)である。同氏らのグループは,AWRのEDAシステム「Microwave Office」を5年間,設計に活用してきたという。今回の講演では,Microwave Officeに含まれる回路シミュレータ「HSPICE」(米Synopsys, Inc.からのOEM供給品)を使った,DDRメモリ周りのシミュレーションについて講演した。大脇氏によれば,DDRの高速化が進むにつれて,シミュレーションに使うモデルはIBISよりもSPICEが好まれるようになってきた。

 一般にSPICEモデルを使えばIBISモデルを使う場合に比べて精度は高まるものの,シミュレーションの実行時間は延びる(図1)。「どちらを使うかを見極めることは重要だ」と同氏は述べた。この辺りまでの定性的な説明はよく聞くが,事例の定量的な結果は(少なくともメディアには)あまり見せてもらえない。今回,大脇氏はいくつかの解析結果を見せた。「機密保持契約上DDR3はまだ難しい」(同氏)ので,DDR2だったが,興味深いものだった。

アイ・パターンはIBISでもOKだった

 解析対象回路は,メモリ・コントローラと2GバイトのDDR2 DRAMがメインボードに載り(以下,オンボード),そこに2GバイトのDDR2 DRAMを実装したSO-DIMMを挿したものである。まず,メモリ・コントローラのモデルをSPICEとIBISで替えた結果を見せた(図2)。アイ・パターンはほぼ同じになり,「信号品質を確認するならばIBISでもいける」(同氏)とした。ただし,「時間軸方向のデータは300psも違う。DDR2では許容が難しい大きさだ」(同氏)とも述べた。なおIBISで済むかSPICEが必要かは,個々の事例で変わる(念のため)。

 シミュレーションを稼働させるパソコンの違いによる,処理時間の変化も見せた。Pentium 4(動作周波数:3.8GHz,主記憶2Gバイト)マシンでは113分かかった処理がCore i7-2600(3.4GHz,16Gバイト)マシンでは47分で済んだ(図3)。コーナーを考えると,一つの解析項目に対して,この例では22回以上のシミュレーションが必要で,設計開発期間に占めるシミュレーション時間の大きさを改めて知らされた。