PR

 東芝のセミコンダクター&ストレージ社の土屋 丈彦氏(アナログ・イメージングIC事業部 設計技術開発部 参事)は、同社における低消費電力化への取り組みやパワー・フォーマットの利用状況について、「CDN Live! Japan 2011」(日本ケイデンス・デザイン・システムズ社とイノテックが2011年10月13日に横浜市で開催)で講演した。

図1●講演する土屋 丈彦氏 Tech\-On!が撮影。スクリーンは東芝のデータで、セミコンダクター&ストレージ社の低消費電力化技術の導入について説明している。
図1●講演する土屋 丈彦氏
Tech-On!が撮影。スクリーンは東芝のデータで、セミコンダクター&ストレージ社の低消費電力化技術の導入について説明している。
[画像のクリックで拡大表示]

 同氏によれば、東芝 セミコンダクター&ストレージ社では、2004年から低消費電力化技術の開発・適用に本格的に取り組み始めた(図1)。フェーズ1では、ゲーテド・クロックなど主に論理合成以降の低消費電力化技術を扱った。次のフェーズ2では、電源遮断などスタンバイ時の低消費電力化に取り組んだ。現在はフェーズ3にある。DVFS(dynamic voltage and frequency scaling)など、より細かな制御によって低消費電力化する技術を扱う。

 こうした、低消費電力化技術を設計に取り込むためのデータ形式がパワー・フォーマットである。パワー・フォーマットの目的は以下の四つとなっている(Tech-On! EDA用語辞典)。

  • (a)RTL(register transfer level)データやネットリストとは独立に,パワー・ドメインや電源ネットを表現する。
  • (b)論理シミュレーションからレイアウト検証まで共通のデータを参照することで,手間の削減やミスの防止を狙う。
  • (c)マルチVDDに必要なレベル・シフタ,電源遮断に必要なアイソレータやパワー・(電源)スイッチの挿入のルールを記述することで,それらの自動挿入を可能にする。
  • (d)パワー・ドメインや電源ネットがシャット・オフ(遮断)する条件を記述することで,一部の回路がシャット・オフしている状態での論理シミュレーションを可能にする。
図2●パワー・フォーマット登場(採用)以前の設計フロー 東芝のデータ。
図2●パワー・フォーマット登場(採用)以前の設計フロー
東芝のデータ。
[画像のクリックで拡大表示]
図3●パワー・フォーマット登場(採用)以降の理想的な設計フロー 東芝のデータ。
図3●パワー・フォーマット登場(採用)以降の理想的な設計フロー
東芝のデータ。
[画像のクリックで拡大表示]

 パワー・フォーマットが無くても、図1に示されたような低消費電力設計は可能である。この場合には、EDAツールごとにそのツールの形式に従って低消費電力化設計のデータを入力する(図2)。パワー・フォーマットがあれば、理想的には、低消費電力設計向けのデータをその形式に沿って一通り作っておけば、全ツールが同じデータを共有できる(図3)。

 ところがEDA業界には、現在、二つのパワー・フォーマットがあり、図3に示した全ツールが同じデータを共有できる状況になっていない。二つのパワー・フォーマットとは、米Cadence Design Systems, Inc.系の「CPF:Common Power Format」(現在、米Si2, Inc.が管理)と、米Synopsys, Inc.と米Mentor Graphics Corp.系の「UPF:Unified Power Format」(現在、米IEEE, Inc.がIEEE Std. 1801として管理)である。

 両者間に互換性はない。中堅以下のEDAベンダーでは二つのパワー・フォーマットをサポートすることが多いが、大手3社はどちらか一方しかサポートしていない。多くの設計現場では、大手3社または2社のツールが混在しており、図3に示したような理想的なフローにならない。