PR
図1 NVIDIA社が携帯機器向けマイクロプロセサ「Tegra 3」を発表
図1 NVIDIA社が携帯機器向けマイクロプロセサ「Tegra 3」を発表
[画像のクリックで拡大表示]
図2 NVIDIA社が公開したダイ写真
図2 NVIDIA社が公開したダイ写真
[画像のクリックで拡大表示]
図3 4個のメイン・コア群と1個のコンパニオン・コアを集積した。処理の負荷に応じてメイン・コア群とコンパニオン・コアを切り替えて動作させる
図3 4個のメイン・コア群と1個のコンパニオン・コアを集積した。処理の負荷に応じてメイン・コア群とコンパニオン・コアを切り替えて動作させる
[画像のクリックで拡大表示]
図4 既存の「Tegra 2」よりも高度なグラフィックス表現が可能になるとする
図4 既存の「Tegra 2」よりも高度なグラフィックス表現が可能になるとする
[画像のクリックで拡大表示]

 米NVIDIA社は、タブレット端末やスマートフォンなどの携帯機器に向けたマイクロプロセサ「Tegra 3」(開発コード名は「Kal-El」)を発表した(英文の発表資料)。4個のCPUコアを同時に動作させられるプロセサで、NVIDIA社は「PCクラスのCPU」と表現している。

 NVIDIA社は2011年9月に、Tegraシリーズの次世代品で「Variable Symmetric Multiprocessing(vSMP)」と呼ぶ技術を採用することを明らかにしていた。vSMPは複数個のメイン・コア群と1個のコンパニオン・コアを組み合わせて利用する技術で、低電力化と高性能化の両立を狙ったものである(Tech-On!の関連記事)。今回のTegra 3では、通常動作時に用いるメインの4コアに加えて、低電力動作時に用いる1コアを集積した。

 Tegra 3の主な仕様は次の通り。メイン・コア群の動作周波数は、1コア単独のときに最大1.4GHz、4コア同時のときに最大1.3GHzである。コンパニオン・コアの最大動作周波数は500MHzに制限する。CPUコアはいずれも英ARM社の「Cortex-A9」である。命令用の32Kバイトとデータ用の32Kバイトの1次キャッシュを各コアが備えており、2次キャッシュ容量は1Mバイトである。メモリ・インタフェースはDDR3およびLPDDR2で、最大2Gバイトの主記憶に対応する。

 GPUには、既存の「Tegra 2」と同様に低電力版の「GeForce」を搭載する。コア数を8から12に増やすことで、グラフィックス描画性能を高めた。

 40nm世代の技術で製造する。パッケージは14mm×14mmまたは23mm×23mmのBGAである。