PR
Layerscapeの構造 Freescaleのデータ。
Layerscapeの構造 Freescaleのデータ。
[画像のクリックで拡大表示]
次世代QorIQのロードマップ Freescaleのデータ。
次世代QorIQのロードマップ Freescaleのデータ。
[画像のクリックで拡大表示]

 米Freescale Semiconductor, Inc.は、「FTF(Freescale Technology Forum)Americas 2012」開催中の6月19日に、通信用プロセサ「QorIQ」の第3世代製品向けのアーキテクチャとして「Layerscape(レイヤースケープ) System Architecture:LSA」を発表した(ニュース・リリース)。LSAは複数のコアをサポートし、「Software Defined Network」に対応することを目指したものである。

 発表によれば、LSAは従来のプロセサ・アーキテクチャとは一線を画するという。大きく3つのレイヤに分離され、それぞれのレイヤはC言語/C++といった標準的な高級言語で記述可能である。これにより、アプリケーションの要求に合わせてリアルタイムでパケットの処理をソフトウェアで制御することが可能とされている。

 このLSAは、既存のQorIQシリーズでも利用されてきたDPAA(Data Path Acceleration Architecture)をベースにする。3レイヤのうちで一番上が、GPPL(General-Purpose Processing Layer)と呼ぶ汎用的な処理を行うレイヤである。このレイヤは、仮想化されたクラウド・サービスやコントロール・プレーン制御のアプリケーションに最適化されている。

 次がAPPL(Accelerated Packet Processing Layer)である。パケット処理を自動的に行うレイヤであり、またアプリケーションの独自処理をC言語ベースのプログラミング・モデルで記述・実行させることも可能。最下層がEPIL(Express Packet I/O Layer)である。最大で100Gビット/秒のスピードでパケット処理する。パケットのスイッチングもこのレイヤで実行される。

 このLSAに基づく最初の製品として、Freescaleは「QorIQ LS-1」および「QorIQ LS-2」を提供する予定である。QorIQ LS-1ファミリーは最大1.2GHzで動作する「ARM Cortex-A7Dual Core」を搭載し、3W未満の消費電力で動作する。このやや上に当たるモデルがQorIQ LS-2ファミリーで、最大1.5GHzで動作する「ARM Cortex-A15 Dual Core」を搭載し、5W未満の消費電力で動作するという。

 LS-1/LS-2の上位モデルとしてはPowerPCベースの製品を予定しており、この中にはe6500コアも含まれている。LSAに基づく製品の最初のサンプル出荷は2013年中ごろの予定である。