PR

 オランダNXP Semiconductors社は2012年11月13日(現地時間)に、英ARM社の32ビット・プロセサ・コア「Cortex-M0+」をベースとしたMCU「LPC800」を発表した(ニュース・リリース)。同社はLPC800を、従来8ビットMCUが利用されてきたマーケットに最適な製品と位置づけている。

図1●NXPのMCU製品の位置づけ(上)とLPC800をはじめとした「LPC Go」製品群の主な仕様(下)<br>同社のデータ。
図1●NXPのMCU製品の位置づけ(上)とLPC800をはじめとした「LPC Go」製品群の主な仕様(下)
同社のデータ。
[画像のクリックで拡大表示]

 NXPはARMコア・ベースのMCUに力を入れており、ARMがCortex-M0+を発表した際には、いち早くライセンスを取得したことを明らかにしていた(Tech-On!関連記事1)。ただし、同コアをベースとしたMCUの製品発表では、例えば、米Freescale Semiconductor社(同2)や富士通セミコンダクター(同3)が先行した。NXPはCortex-M0ベースのMCUも複数発表しているが、今回のLPC800は、それらよりもさらにローエンドの製品となっている(図1)。

 LPC800は最大30MHz駆動のCortex-M0+コアに、最大4KバイトのSRAMと16Kバイトのフラッシュ・メモリを搭載するほか、CRC(cyclic redundancy check)回路やI2C、最大3つのUSARTと最大2つのSPIのインタフェースを搭載する(図2)。複数種類のタイマを備えている。マルチレート・タイマやセルフ・ウエイクアップ・タイマ、ステート・コンフィギュラブル・タイマなどである。さらに、アナログ・コンパレータ(Vrefは外付け)を内蔵する。また最大18のGPIOピンを利用可能である。電源電圧は+1.8V~3.6Vで動作する。

図2●LPC800の機能ブロック図<br>NXPのデータ。
図2●LPC800の機能ブロック図
NXPのデータ。
[画像のクリックで拡大表示]

 同社によればLPC800の開発に当たっては、周辺回路の再設計を行った。例えばGPIOピンは1サイクルでアクセス可能である。ハードウェア構成の単純化により、I2CやSPIへのアクセスにドライバを不要にした。またSPIはプロセサ・コアのクロックと非同期としたことで、SPIの動作周波数の設定を容易にしたという。同様にI2Cも、通信待機中における消費電力をほぼ0にすることが可能になったと説明している。

 さらに、「スイッチ・マトリクス」と呼ぶ回路を新たに開発して搭載した。この回路によって、オンチップの周辺I/Oをほぼ任意のピンに割り付けられるようになった。これでLPC800を実装したプリント板の配線混雑度を低減できるという。NXPは、スイッチ・マトリクスの構成をグラフィカルに指定できるユーティリティを用意した(図3)。

図3●スイッチ・マトリクスのカスタマイズ用ユーティリティの利用例<br>NXPのデータ。
図3●スイッチ・マトリクスのカスタマイズ用ユーティリティの利用例
NXPのデータ。
[画像のクリックで拡大表示]

 低コストの各種のパッケージを用意している。その中にはSO20、TSSOP20、TSSOP16、およびDIP8が含まれる。製品価格は1個あたり0.39米ドルから、を予定しており、2012年12月にサンプル出荷を開始する。量産は2013年2月を予定している。評価キットは米Mouser Electronics社がすでに販売を始めているという。