PR
HMCのイメージ Micronのデータ。
HMCのイメージ Micronのデータ。
[画像のクリックで拡大表示]
Generation 10のFPGAとHMCの接続イメージ 図中の「SoC」はプロセサ・コアを内蔵したFPGAである。Alteraのデータ。
Generation 10のFPGAとHMCの接続イメージ 図中の「SoC」はプロセサ・コアを内蔵したFPGAである。Alteraのデータ。
[画像のクリックで拡大表示]

 米Altera社と米Micron Technology社は、Altera社のFPGAとMicron社の3次元実装DRAMの接続試験に成功した(日本語ニュース・リリース)。今回つないだFPGAは、28nmプロセスで製造する「Stratix V」(Tech-On!関連記事1)。DRAMはTSVで層間接続する「Hybrid Memory Cube(HMC)」(同2)である。

 Alteraは、Stratix Vなど28nmのプロセスで作る現行製品の次の世代のFPGAを「Generation 10」と名付けている(同3)。Generation 10には、米Intel社の14nm世代トライゲート・トランジスタ技術で製造するハイエンド「Stratix 10」や、台湾TSMC(Taiwan Semiconductor Manufacturing Co., Ltd.)の20nm世代プレーナ技術で製造する「Arria 10」などが含まれる。

 Generation 10には複数の訴求ポイントがあるが、その1つが高速通信や高速演算に向けた大容量メモリとの接続である。大容量メモリの候補の1つがHMC。AlteraはStratix 10やArria 10とHMCを接続するためのIPコアなどを提供することを表明している。Stratix 10やArria 10の試作チップが仕上がるにはまだ時間がかかるため、今回、IPコアを現行製品のStratix Vに実装して、接続試験を行った。今回の実験に成功したことで、「Stratix 10やArria 10の提供時にHMC接続向けIPコアなどを提供できる」ことを確認したとする。