PR

 米Mentor Graphics社は、IJTAG利用のテスト効率化で米ASSET InterTech社と手を組む(日本語ニュース・リリース)。両社の製品をシームレスに結合して使えるようにする。

 IJTAGは、IEEE P1687として標準化が進められているテスト容易化関連の規格である。チップ上のテスト容易化回路(DFT回路)を利用するための手順を標準化することが主な狙い。IJTAGでは、ICL(Instrument Connectivity Language)とPDL(Procedural Description Language)と名付けた2つの新言語を使って、DFT回路の情報を加える。前者は、DFT回路テストを接続するために必要な情報を記述する。一方、後者はDFT回路にアクセスするための手順を記述する。どちらも、基本的にDFT回路の内部に関してはケアせず、外部から利用するために必要な情報を扱う。この情報によって、DFT回路のプラグ&プレイを狙う。

 Mentorは2012年11月に、IJTAGを利用したチップ設計を支援するソフトウエア・ツール「Tessent IJTAG」を発表している(Tech-On!関連記事)。今回、このTessent IJTAGとASSETのソフトウエア・ツール群「ScanWorks」がシームレスに連携できるようにした。ScanWorksはBoundary Scanなどボード・レベルのテスト容易化回路をはじめとして、MPU/MCU、FPGA、ICなどに含まれるテスト容易化回路を効率良く利用するためのソフトウエア・ツールである。

 発表によれば、Tessent IJTAGとScanWorksを組み合わせることで、トップレベル・インタフェースから、設計のすべてのIPコア(論理ブロック)の動作機能と診断機能にアクセスできるようになり、典型的なシステムの数百にのぼるIPコアを簡単に統合できるようになるという。例えば、次のように両製品は連携する。

 まずTessent IJTAGが、サード・パーティのIPコアのICLコードやPDLコードを読み込み、IJTAG規格に準拠しているかどうかを検証する。問題がなければ、接続ネットワークのロジックと関連ICLを生成して、設計のすべてのIPコアを統合し、各IPコアのPDLを処理して「統合チップ・レベルPDL」を作成する。その後ScanWorksが、チップのデバグで使用するチップ・レベルICLとPDLを読み込み、PDLをボード・レベル/システム・レベルのインタフェースにリターゲットする。