PR
開発したCDR技術の実装例 ザインのデータ。
開発したCDR技術の実装例 ザインのデータ。
[画像のクリックで拡大表示]

 ザインエレクトロニクスは、バースト・モードに対応した完全デジタル方式のクロック・データ・リカバリ(CDR)技術を東京大学と共同開発した(ニュース・リリース)。この技術を使うことで、世界最高水準の高速起動を可能にするという。

 発表によれば、モバイル機器では、タッチパネルでの操作などにより機器の動作パターンに断続的状態(バースト・モード)が頻繁に生じる。このため、ザインと東京大学は、バースト・モードに対応した情報伝送技術について共同研究を行ってきた。今回の研究成果は、消費電力と回路面積の削減につながる基礎技術だという。

 今回のCDR技術では、リファレンス回路が不要で、コスト削減や回路面積削減が可能な上、以下の3つの特徴があるとする。第1は、高速にロックが可能なこと。待機時から4ビットの予備信号のみで、1.4G~2.06Gビット/秒での周波数追随(ロック)が可能だという。

 第2は、TDC専用回路を削減したこと。通常のCDR技術では、入力データの周波数をデジタル・データに変換して計測するための回路(TDC:time-to-digital converter)が独立して必要である。今回のCDRでは、TDCを位相生成回路の機能として統合した。

 第3は、小チップ面積ながら広範な周波数帯域に対応できること。TDCを低周波数向けと高周波数向けとで構成することにより、追従可能範囲を広範にしつつ回路面積の増大を抑制した。

 今回の共同研究では、ザインが技術テーマに関するコンセプト開発と評価・応用技術の開発を担当した。一方、東京大学は要素技術の実現に必要な研究開発を受け持った。東京大学大学院工学系研究科の教授の浅田邦博氏と講師の飯塚哲也氏らの研究グループにより、80μm×80μm(65nmプロセス仕様)という小型化が図れたという。

 ザインは今回の技術を、将来の製品に適用する考えである。なお、今回の研究成果の詳細は、米IEEEが2013年9月23日から米カリフォルニア州San Joseで開催中の国際学会「Custom Integrated Circuits Conference(CICC)」で発表される。