大手FPGAベンダーの米Altera社は、米Intel社の14nm世代トライゲート・プロセスで製造するSoC FPGA「Stratix 10 SoC」に、クアッドコア64ビット・プロセサ・システム「ARM Cortex-A53」を搭載すると発表した（ニュース・リリース）。Stratix 10 SoCは、異種アーキテクチャのプロセサを混在させる、いわゆるヘテロジニアス・コンピューティング・プラットフォームを採用している。ARM Cortex-A53は、同じくStratix 10 SoCに搭載される、「業界初のハードウエア化された浮動小数点DSPブロックと、業界で初めてGHz級の周波数で動作する高性能FPGAファブリックを補完する」（Altera社）位置付けとなる。
ARM Cortex-A53は、SoC FPGAでは初めての採用となる64ビット・プロセサである。このプロセサの搭載により、Stratix 10 SoCは、現行品で最も高い性能を発揮するSoC FPGAと比較して6倍以上のデータ処理能力を達成する。加えて、仮想化、最大256Tバイトのメモリ範囲、1次および2次キャッシュでの誤り訂正符号（ECC）のサポートなどの機能も提供する。ARM Cortex-A53は、ARM Cortex-A9 OSとコードを変更せずに実行できる32ビット・モードで動作でき、Altera社の28nm世代および20nm世代のSoC FPGAからの円滑なアップグレード・パスを提供する。
Stratix 10 SoCでは、Intel社の14nm世代トライゲート・プロセスと強化された高性能アーキテクチャの採用により、既存の28nm世代のハイエンドFPGAの2倍となる1GHz以上のプログラマブル・ロジック性能を備える。
Stratix 10 SoCは、高級言語であるOpenCLを含む、Altera社のシステム・レベルの設計ツールと組み合わせて利用することで、データセンター、レーダー・システム、通信インフラストラクチャなどの広範な用途に向ける。
組み込みシステムの開発者がStratix 10 SoCを利用する際には、FPGA対応デバッグ・ソフトウエアである「ARM Development Studio 5（DS-5） Altera Edition」ツールキット・ソフトウエアを含む、Altera社の「SoC Embedded Design Suite（EDS）」を使うことで、デバッグ・サイクルを短縮できる。加えて、Altera社のOpenCL向けソフトウエア開発キット（SDK）を使用することで、OpenCLを用いたヘテロジニアスな実装が可能になるとする。
