PR
左から日本法人「ユニークファイ・ジャパン」の笹田直己氏(社長)、UniquifyのBob Smith氏(Sr. Vice Presidnt MArketing & Business Development)、Sam Kim氏(COO) Tech-On!が撮影。
左から日本法人「ユニークファイ・ジャパン」の笹田直己氏(社長)、UniquifyのBob Smith氏(Sr. Vice Presidnt MArketing & Business Development)、Sam Kim氏(COO) Tech-On!が撮影。
[画像のクリックで拡大表示]
ASICのメモリ・コントロール系とUniquifyのPHYコア 同社のデータ。
ASICのメモリ・コントロール系とUniquifyのPHYコア 同社のデータ。
[画像のクリックで拡大表示]
SCL/DSCLとABC/DABCの役割(右上)や、DDR PHYコア向けコンパイラ(左上)などを説明 Uniquify社が描いた図。
SCL/DSCLとABC/DABCの役割(右上)や、DDR PHYコア向けコンパイラ(左上)などを説明 Uniquify社が描いた図。
[画像のクリックで拡大表示]

 DDR型メモリ・インタフェース向けの物理層(PHY)のIPコア(以下、DDR PHYコア)を提供する米Uniquify社(ホームページ)。2004年の創業でワールドワイドの従業員数は110名強と少なくないが、そのうち90名が米国にいる。これまで、事業を米国中心に展開してきたからだ。

 創業10周年を機に、アジアへの事業展開を図っている。1年半ほど前に韓国にオフィスを構えたのを皮切りに、今年(2013年)は日本と中国(上海市)にもオフィスを作った。オフィスの設立で日本の顧客を開拓していく。日本のオフィスは東京が本社で、京都と新横浜、仙台にエンジニアが常駐する。日本のエンジニアは、米国にいる日本語と英語を話すエンジニアと密に連絡を取り、日本の顧客をサポートしていく。

 市販のDDR PHYコアでは、米Synopsys社の製品が普及している。Uniquifyは、特許取得済みの同社独自のタイミングの調整機能を武器にして、Synopsysに挑む。この機能によって、DDR型DRAMの製造バラつきによるタイミングのズレや、ボード上のDDR型DRAMの位置やパターンの引き回しに起因するタイミングのズレを自動的に調整する。

 タイミングの調整機能は2種類用意している。Self Calibrating Logic(SCL)とAdaptive Bit Calibration(ABC)である。どちらもPHYコアからDRAMに出した信号が戻ってくるまでの時間を計り、それを見てタイミングを調整する(Tech-On!関連記事)。SCLは複数のチップ間のタイミング・スキューを調整し、ABCは1つのチップのビット間のタイミング・スキューを補正する(もっとも遅いものに合わせる)。これら2つを使うことで、「層数が少なく、DRAMの配置精度やパターンの引き回し精度が高くないような安価なボードでも、我々のPHYコアを内蔵したASICを使えば、DDR3やDDR4のメモリを誤動作なくアクセスできる使える」(Uniquify)。

 なお、SCL、ABCともに、ブート時など基本的に通常動作でないときにタイミング調整することを前提に当初開発されたが、現在では、通常動作時にもタイミングを調整する際にも使えるように拡張された。これらはDSCLやDABCと呼ばれる(Dはdynamicの頭文字)。また、同社は、さまざまなスペックのDDR PHYコアを短時間に用意できるように、同コア向けのコンパイラを開発している。このコンパイラはフィジカル設計も行う。これで、タイミングの調整機能を提供しつつ、競合品比で小面積かつ低消費電力のDDR PHYコアを生成できるという。