米Cadence Design Systems社は、論理合成ツール「Encounter RTL Compiler」の新バージョン「13.1」を発表した。先端ノード・チップ設計に適用すると、チップの消費電力と性能、面積を最大で15%改善するという。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録(無料)
日経クロステックからのお薦め
「デジタル&ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。