PR
図1:AlN/Si圧電MEMS共振子の構造(米IDT社のデータ)
図1:AlN/Si圧電MEMS共振子の構造(米IDT社のデータ)
[画像のクリックで拡大表示]
図2:ウエハー・レベル・パッケージングの構造(米IDT社のデータ)
図2:ウエハー・レベル・パッケージングの構造(米IDT社のデータ)
[画像のクリックで拡大表示]

 今週木曜日(2014年1月30日),米国・サンフランシスコ市で開催されていた「IEEE MEMS 2014」が終了しました。今年は産業界との関係を重視する方針から(関連記事1),4日目最終日のプレナリー・トークには産業界からの講演が企画されました。講演者は米Integrated Device Technology, Inc.(IDT)のHarmeet Bhugra氏で,「COMMERCIALIZATION OF WORLD’S FIRST PIEZOMEMS RESONATORS FOR HIGH PERFORMANCE TIMING APPLICATIONS」という題目で,最近同社が商品化したAlN圧電MEMS(pMEMS)共振子を用いたタイミング・オシレーターを紹介しました。

 IDT社はCMOSタイミング・オシレーターなどを販売するメーカーです。同社は2008年に圧電MEMS共振子の開発を開始し,2012年終わりに実用化,そして最近これを用いたタイミング・オシレーターが韓国Samsung Electronics社の4Kテレビに採用されたことを発表しました。現在の売上はタイミング・オシレーター全体の市場に対して取るに足らないほどですが,1年後には数億米ドルまで大きくする計画のようです。

 pMEMS共振子の構造は,Si上にAlN薄膜を形成したもので,米Georgia Institute of TechnologyのFarrokh Ayazi教授(関連記事2)らが研究してきたものに基づいています(図1)。SiO2層,Siへの高濃度ドーピングなどによって周波数温度安定性は共振子単体で±200 ppm程度(-40~+90℃)に改善されています。この共振子が薄膜ウエハー・レベル・パッケージングされ(図2),チップ寸法は550×450×200μm3しかありません。ASICに対して共振子チップはずっと小さく,共振子チップはASICの上に載せられた上で通常のワイヤー・ボンディングで繋がれ,プラスチック・モールディングが施されています。

 位相ノイズについて,IDT社は「world’s lowest jitter MEMS Oscillators with less than 0.3ps RMS jitter (12kHz to 20MHz)」と発表していますが,水晶タイミング・オシレーターと比べるとよくありません。IDT社は,pMEMSタイミング・オシレーターの特徴として,特に熱と機械的ショックに強いこと,および安いことを挙げています。実際,後者は性能がそこそこのボリュームゾーンを狙うために大変重要です。同社のpMEMSタイミング・オシレーターを見ると,AlN圧電共振子と薄膜ウエハー・レベル・パッケージングの採用でチップが非常に小さく,実装は安価で標準的な方法を使っています。ウエハー上の歩留りは製造工程の改良によってかなり高くできているような口ぶりでした。安いということは技術が高いということに他なりません。

 同社のpMEMSタイミング・オシレーターは世界初の圧電MEMS共振子を用いたタイミング・オシレーターの商品ですが,成功の理由は上に述べたこと以外にもあると私は考えています。それは,IDT社がCMOSタイミング・オシレーターのメーカーであるということです。その強みとして,電子回路技術があること,およびタイミング・デバイス業界を熟知していることは当然ですが,同社が基本的に水晶タイミング・デバイスを商品として持っておらず,pMEMSタイミング・オシレーターが自社の主力製品とぶつからず,商品展開を真水で大きくするものであることが,開発の強いモチベーションになったと思われます。